范文一：数字电路技术基础目录

数字电路技术基础目录

第一章 数字逻辑基础

第一节 数制与编码

第二节 逻辑代数基础

第三节 逻辑函数的标准形式

第四节 逻辑函数的化简

第二章 逻辑门电路

第一节 标准TTL 与非门

第二节 其他类型TTL 门电路

第三节 ECL 逻辑门电路

第四节 I2L 逻辑门电路

第五节 NMOS 逻辑门电路

第六节 cM0s 逻辑门电路

第七节 逻辑门的接口电路

第三章 组合逻辑电路

第一节 组合逻辑电路的分析与设计

第二节 组合逻辑电路中的竞争与冒险

第三节 超高速集成电路硬件描述语言VHDL

第四节 组合逻辑电路模块及其应用

第四章 时序逻辑电路

第一节 触发器

第二节 时序电路概述 第三节 同步时序电路的分析 第四节 同步时序电路的设计 第五节 异步时序电路

第五章 常用时序集成电路模块及其应用

第二节 计数器

第二节 寄存器与移位寄存器

第三节 序列信号发生器

第四节 时序模块的应用

第六章 可编程逻辑器件PLD

第一节 可编程逻辑器件PLD 概述

第二节 可编程逻辑器件PLD 编程单元

第三节 可编程只读存储器PROM 和可编程逻辑阵列PLA

第四节 可编程阵列逻辑PAL 器件和通用阵列逻辑GAL 器件

第五节 高密度可编程逻辑器件HDPLD 原理及应用

第六节 现场可编程门阵列FPGA

第七节 随机存取存储器RAM

第七章 D/A转换器和A/D转换器

第一节 D/A转换和A/D转换的基本原理

第二节 D/A转换器

第三节 A/D转换器

第八章 脉冲产生与整形

第一节 波形变换电路

第二节 脉冲产生电路

第三节 施密特触发器 第四节 集成定时器 第九章 数字系统设计 第一节 数字系统设计概述

第二节 ASM 图、MDS 图以及ASM 图至MDS 图的转换

第三节 数字密码引爆器系统设计

第四节 数字系统设计实例

范文二：数字电路技术基础试题集

1.指出下列各种触发器中，哪些可以用来构成移位寄存器和计数器（ ）。

(A)基本RS触发器 （B）边沿JK触发器

（C）同步RS触发器 （D）同步D锁存器

2.构成一个9进制加法计数器共需（ ）个触发器。

（A）3 （B）10

（C）2 （D）4

3.基本RS-FF由二个与非门或者由二个或非门交叉构成，由二个与非门构成的基本RS-FF输入端触发信号是( )。

(A)低电平 （B）高电平

（C）脉冲前边沿 （D）脉冲后边沿

4.用CMOS门电路组成的单稳态电路，脉冲宽度Tw由（ ）决定。

（A）R、C （B）触发信号

（C）电源电压 （D）以上都是

5.用若干RAM实现位扩展而组成多位的RAM时，其方法是将下列选项中的（ ）以外的部件相应地并联在一起。

（A）地址线 （B）数据线（输出线）

（C）片选信号线 （D）读/写线

6.在一个N位计数器中，时钟信号到达时，各触发器的翻转有先有后，这种触发器称为

( )。

（A）同步计数器 （B）异步计数器

（C）时空计数器 （D）移位寄存计数器

7.下列函数式中，是最小项之和形式的为（ ）。

(A)Y1(A,B,C)=A+B｀C (B)Y2(A,B,C)=A｀B｀C｀+AB｀C+A｀

BC｀

(C)Y3(A,B,C)=ABC+(A｀BC｀)｀ (D)Y4(A,B,C,D)=ACD+A｀C｀D+ABD｀

8.和TTL电路相比，CMOS电路最突出的优势在于（ ）。

(A)可靠性高 (B)抗干扰能力强

(C)速度快 (D)功耗低

9.可以将输出端直接并联实现“线与”逻辑的门电路是（ ）。 第(A)三态输出的门电路； (B)推拉式输出结构的TTL门电路； 一(C)互补输出结构的CMOS门电路 (D)集电极开路输出的TTL门电路。 页 10.在图1.1的TTL门电路中，输出为高电平的是（ ）。

0101YYYY1

悬空

50Ω100Ω

(A) (B) (C) (D)

图1.1

1.（11101001）=（ ）=（ ）。 21016

3 2.对边沿JK触发器，若现态为0时，若要次态为1有K= 0 ，J= 和

K= ，J= 两种方法。

4 3._ _器是时序逻辑电路最基本的部件；_ 器是最基本的算术运算部件。

1 4. 和 是A/D、D/A转换器的两个最重要的指标。 5.ROM电路主要由 、 、 三部分组成。 6.RS触发器特性方程是： 。 7.两个M进制计数器，第一个高位接第二个的时钟端，第一个时钟端输入计数脉冲，

此计数器组成_ _进制计数器。

8.若将D触发器转换成T触发器，则应令D= 。 9.数值比较器的比较结果有：_ __、_ ___、_ _。 10.移位寄存器既能 _ __数据，又能完成_ __功能。1.比较简单门电路、TTL集成逻辑门电路、CMOS门电路的优缺点。 2.多谐振荡器、单稳态触发器、双稳态触发器（普通触发器），各有几个暂稳态？各有几个

能够自动保持的稳定状态？并说明每种电路的主要用途。 1.组合电路如图4.1所示，写出图中所示逻辑图的逻辑函数表达式，并简要说明其逻辑功能。

（8分）

ABLC

图4.1 2.用卡诺图将下列两函数分别化简成为最简与或式。（Σ为最小项之和。）（8分） m

(1)F1（A，B，C，D）=Σ（0，1，2，5，6，8，9，10，12，14） m

F2(A,B,C)=AB｀C｀+A｀B｀C+ABC+A｀BC｀

(2)

给定约束条件为：A｀B｀C｀+A｀BC=0

3.用74160构成的电路如图4.2所示，请指出该电路为几进制计数器？（74160是十进制计数器，具异步清零和同步置数功能）。（4分）

Q0Q1Q2Q3CPCPRD`EP7416011LD`ETD0D1D2D3

1

图4.2

4、如果要实现如下图4.3所示各TTL门电路输出端所示的逻辑关系，请分析各电路输入端

的连接是否正确？如果不正确，请予以改正。（6分）

AAAF2=(A+B)`F1=(AB)`F3=(AB)`BBB

50ΩVCC

图4.3

5.用一个集成译码器74L138和二个与非门（自行添加）实现下列二输出逻辑函数，并画连

线图。（S1、S2、S3是集成译码器74L138三个输入选通控制端）。（8分）

Y1=A｀B｀C+AB｀C｀+BC

Y2=B｀C｀+ABC｀

图4.4

6.画出图4.5中各JK触发器在时钟信号作用下输出端Q、Q电压的波形。设各触发器初态01

为0。（6分）

1Q0Q1

JQ0JQ1

CP

KQ0`KQ1`

CP

Q0

Q1

第

图4.5 三

页

用与非门设计一个举重裁判表决电路。要求写出整个设计过程，并画出你所设计的逻辑

图。设举重比赛有3个裁判，一个主裁判和两个副裁判，杠铃完全举上的裁决由每一个裁判

按一下自己面前的按钮来确定，只有当两个或两个以上裁判判明成功，并且其中有一个为主

裁判时，表明成功的灯才亮。

1.逻辑函数有四种表示方法，它们分别是 、 、 、 。 2.将2004个“1”异或起来得到的结果是 。

3、施密特触发器有 个稳定状态.，多谐振荡器有 个稳定状态。 4.已知Intel 2114是1K×4位的RAM集成电路芯片，它有 条地址线， 条数据线。 5.已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于 kHz；完成一次转换所用的时间应小于 。

6.有一八位倒T型电阻网络DAC，已知=10V，当输入10000000时输出的电压值为 UREF

V。

7.二进制码11100001表示的十进制数为 ，相应的8421BCD码为 。 8.D触发器的特征方程为 ，JK触发器的特征方程为 ，T触发器的特征方程

为 。

9.逐次逼近型ADC的数码位数越多，转换结果越 ，但转换时间越 。

21 7

1．用代数法化简：F=((AB＇+ABC)＇+A(B+A))＇

2．用卡诺图法化简：Y(A,B,C,D)=?m(0,1,4,6,9,13)+ ?d(2,3,5,7,11,15)

3．用卡诺图法化简：Y=AB＇CD+A＇BC＇+ABD＇+B＇C＇D+BCD＇

105

1．试画出用反相器和集电极开路与非门实现逻辑函数Y=AB+B＇C。 2．图3.1、图3.2中电路由TTL门电路构成，图3.3由CMOS门电路构成，试分别写出F1、F2、F3的表达式。

ATGAAF3BF1BF2

50ΩBTG10kΩC

C

图3.1 图3.2 图3.3

26

1．试分析下图4.1所示的时序逻辑电路，写出驱动方程、状态方程，画出状态表和状态转

换图，并说明功能。（1 4分）

FF0FF1FF2

&1J1JQ1JQQ

1K1K1KQ＇Q＇Q＇

CP

图4.1

2．试分析下图4.2逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。

（12分）

A

BY

C

图4.2

24

1．请设计一组合电路，其输入端为A，B，C，输出端为D，要求其功能为：

当A=1时，D=B；当A=0时，D=C。设计内容包括：

(1）列出真值表；

(2）写出D的最简与或表达式；

(3）用最少的与或非门和与非门画出逻辑图。（12分）

2．用四选一数据选择器74LS153设计一个3变量的多数表决电路。（12分） 1．下列函数式中，是最小项之和形式的为（ ）。

(A) Y (A,B,C)=A+B＇C (B)Y (A,B,C)=A＇B＇C＇+AB＇C+A＇BC＇

（C）Y (A,B,C)=ABC+（A＇BC＇) ＇ (D)Y(A,B,C)=ACD+A＇C＇D+ABD＇ 2．和TTL电路相比，CMOS电路最突出的优势在于（ ）。

(A) 可靠性高 (B) 抗干扰能力强

(C) 速度快 (D) 功耗低

3．可以将输出端直接并联实现“线与”逻辑的门电路是（ ）

(A) 三态输出的门电路； (B) 推拉式输出结构的TTL门电路；

(C) 互补输出结构的CMOS门电路 (D) 集电极开路输出的TTL门电路。 4．在图1.1的TTL门电路中，输出为高电平的是（ ）

0101YYYY1

悬空

50Ω100Ω

(A) (B) (C) (D)

图1.1

5．为了把串行输入的数据转换为并行输出的数据，可以使用（ ）。

(A)寄存器 (B)移位寄存器

(C)计数器 (D)存储器。

6．单稳态触发器输出脉冲的宽度取决于（ ）。

(A)触发脉冲的宽度 (B)触发脉冲的幅度

(C)电路本身的电阻、电容参数 (D)电源电压的数值

7．为了提高对称式多谐振荡器振荡频率的稳定性，最有效的方法是（ ）。 (A)提高电阻、电容的精度 (B)提高电源的稳定度

(C)接入石英晶体 (D)保持环境温度不变

8．在图1.2用555定时器接成的施密特触发电路中，它的回差电压等于（ ）。

(A)8V (B)3V

(C)4V (D) 6V

9．各种A/D转换器电路类型中转换速度最快的是（ ）。

(A)并联比较型 (B)逐次渐近型

(C)双积分型 (D)计数型

10．构成一个9进制加法计数器共需（ ）个触发器。 第(A) 4 (B) 10 一

页 (C) 2 (D) 3

共

三

页

图1.2

212

1．（01101001）=（ ）=（ ）21016

2．对边沿JK触发器，若现态为1时，若要次态为1有K= ，J= 和K= ，J=

两种方法。

3．__ ____器是时序逻辑电路最基本的部件；__ ___器是最基本的算术运算部件。

4．T触发器特性方程是： 。 5．两个N进制计数器，第一个高位接第二个的时钟端，第一个时钟端输入计数脉

冲组成

___ ____进制计数器。

6． 和 是A/D、D/A转换器的两个最重要的指标。

-412

1.Y1(A,B,C)=A＇BC+(A+B＇)C

2.Y2(A,B,C)=(AB＇C+C＇D) ＇(AC+BD)

3.Y3(A,B,C)=A＇B＇D＇+AB＇C＇D＇+A＇DB 约束条件为AB+AC=0

32

1．画出图4.1中各触发器输出端的电压波开。输入电压波形如图中所示。触发器的初始状

态均为Q=0。（10分）

(a) 基本RS触发器

(b)边沿D触发器

图4.1

2.用一片1024×8位的EPROM设计一个多输出的组合逻辑电路，要求输出的逻辑函数式为：

Y3(A,B,C,D)=B＇D＇+A＇BD+BCD

Y2(A,B,C,D)=ABC＇+A＇BD+B＇C

Y1(A,B,C,D)=A＇D＇+A＇B＇C＇+BCD＇+AB＇CD

Y0(A,B,C,D)=AB＇C＇D＇+BD+CD

请在EPROM的框图上标明所设计电路的输入端和输出端，并列出应写入EPROM的数据表。 （10分）。

共第

三二

页页

共

三 页 图4.2

3.用同步十六进制计数器74LS161设计一个可变进制计数器，当控制信号M=1时为十进制，

而M=0时为七进制。请标明计数输入端和进位输出端。可以附加必要的门电路。74LS161的框图和功能表如图4.3和表1所示。（12分）

表4-1 74LS161功能表

图4.3 2.图5.1是用555定时器和倒T型电阻网络D/A转换器构成的频率可编程多谐振荡器，电路

参数如图中所标注。试求D/A转换器的输入d9d8d7d6d5d4d3d2d1d0为0000000000和1111111111时

(1）D/A转换器的输出电压VA各为多少？555定时器的5脚（标准电压输入端）VCO各为多少？

(2）多谐振荡器的振荡频率各为多少？

已知求和放大器的反馈电阻2R与倒T型电阻网络中的2R电阻阻值相同。（12分）

图5.1

1.用与非门设计一个三输入的多数表决电路。写出设计过程，并画出逻辑图。（12分） 2.图5.1是用555定时器和倒T型电阻网络D/A转换器构成的频率可编程多谐振荡器，电路

参数如图中所标注。试求D/A转换器的输入d9d8d7d6d5d4d3d2d1d0为0000000000和1111111111时

(1）D/A转换器的输出电压VA各为多少？555定时器的5脚（标准电压输入端）VCO各为多少？

(2）多谐振荡器的振荡频率各为多少？

已知求和放大器的反馈电阻2R与倒T型电阻网络中的2R电阻阻值相同。（12分）

图5.1

第四套——

1．用若干RAM实现位扩展而组成多位的RAM时，其方法是将下列选项中的（ ）以外的部件相应地并联在一起。

（A）地址线 （B）数据线（输出线）

（C）片选信号线 （D）读/写线

2．构成一个10进制加法计数器共需（ ）个触发器。

（A）3 （B）10

（C）2 （D）4

3．基本RS-FF由二个与非门或者由二个或非门交叉构成，由二个或非门构成的基本RS-FF

输入端触发信号是( )。

（A）低电平 （B）高电平

（C）脉冲前边沿 （D）脉冲后边沿 4．在一个N位计数器中，时钟信号到达时，各触发器的翻转有先有后，这种触发器称为

( )。

（A）同步计数器 （B）异步计数器

（C）时空计数器 （D）移位寄存计数器 5．用CMOS门电路组成的单稳态电路，脉冲宽度Tw由（ ）决定。

（A）R、C （B）触发信号

（C）电源电压 （D）以上都是 1.十六进制数（7E.5C）等值的二进制数为（ ）,等值的八进制数为（ ）162

8

2.若将D触发器转换成T触发器，则应令 。 3.数值比较器的比较结果有：___ _______、___ ______、____ ______。 4.移位寄存器既能 ___ ___数据，又能完成______ ______功能。5.逻辑函数有五种不同的表示方法：_ ____、_ __ __、__ _ 、_ __及

波形图。

6.JK触发器的特性方程为_ ____。

7.只读存储器（ROM）按照数据写入方式特点不同，分

成 、 、

三种。

8.对8位D/A转换器，若V=8V，当输入数字量为时（01100010）时，输出电压REF2为 V。

1.什么叫组合逻辑电路中的竞争冒险？消除竞争冒险的常用方法有哪些？ 2、简述存储器和寄存器在电路结构和工作原理上有何不同？ 3、时序逻辑电路和组合逻辑电路的根本区别是什么？ 1.将下列两函数分别化简成为最简与或式。（Σ为最小项之和。）方法不限。（10分） m

（1）F1（A，B，C，D）=Σ（0，1，2，5，8，9，10，12，14） m

F2(A,B,C)=AB＇C＇+A＇B＇C+ABC+A＇BC＇

（2）

给定约束条件为：A＇B＇C＇+A＇BC=0

2．用两片74161和与非门(自加)构成83进制计数器。请正确连接线路和必要的说明来表示，

并指出你所设计的线路两片集成块之间是多少进制？（9分） （74161是十六进制计数器，具异步清零和同步置数功能。）

Q0Q1Q2Q3Q0Q1Q2Q3CCCPCP

EPRD＇RD＇EP7416174161ETETLD＇LD＇

D0D1D2D0D1D2D3D3

图4.1

3．如图4.2是由555定时器组成的开机延时电路。若给定C=47μF，R=10kΩ，V=6V，试CC计算常闭开关S断开以后经过多长的延迟时间才跳变为高电平？（7分）

第

二

页

共

三

页

图4.2

4.如图4.3是存储器ROM用作组成逻辑函数的点阵图，写出输入（A、B、C变量）与输出（Y1、Y2、Y3、Y4变量）之间的逻辑关系式。（8分）

A与A＇门B阵B＇列C

C＇

或Y1

门Y2

阵Y3

Y4列

图4.3

5.用与非门设计一个四输入的多数表决电路。写出设计过程，并画出逻辑图。（10分） 6.分析图4.4中所示CMOS电路(a)、(b)、(c)，哪些能正常工作？哪些不能？写出能正常工

作电路输出信号的逻辑表达式，不能正常工作的主要原因。（6分）

VDD

AAATGBB

Y1Y2Y3CC

DD

BTG

E

(a) (b) (c)

图4.4

7.试用4选1数据选择器实现逻辑函数：Y1=A＇B＇C+AB＇C＇+BC写出实现的设计过程，并画出连线图。（8分）

范文三：数字电路技术基础简明教程答案

- 1 - 海师专用

(第三版)

清华大学电子教研组 编

余孟尝 主编

高等教育出版社

- 1 -

- 2 - 海师专用

- 2 -

- 3 - 海师专用

- 3 -

- 4 - 海师专用

- 4 -

- 5 - 海师专用

- 5 -

- 6 - 海师专用

- 6 -

- 7 - 海师专用

- 7 -

- 8 - 海师专用

- 8 -

- 9 - 海师专用

- 9 -

- 10 - 海师专用

- 10 -

- 11 - 海师专用

- 11 -

- 12 - 海师专用

- 12 -

- 13 - 海师专用

- 13 -

- 14 - 海师专用

- 14 -

- 15 - 海师专用

- 15 -

- 16 - 海师专用

- 16 -

- 17 - 海师专用

- 17 -

- 18 - 海师专用

- 18 -

- 19 - 海师专用

- 19 -

- 20 - 海师专用

- 20 -

- 21 - 海师专用

- 21 -

- 22 - 海师专用

- 22 -

- 23 - 海师专用

- 23 -

- 24 - 海师专用

- 24 -

- 25 - 海师专用

- 25 -

- 26 - 海师专用

- 26 -

- 27 - 海师专用

- 27 -

- 28 - 海师专用

- 28 -

- 29 - 海师专用

- 29 -

- 30 - 海师专用

- 30 -

- 31 - 海师专用

- 31 -

- 32 - 海师专用

- 32 -

- 33 - 海师专用

- 33 -

- 34 - 海师专用

- 34 -

- 35 - 海师专用

- 35 -

- 36 - 海师专用

- 36 -

- 37 - 海师专用

- 37 -

- 38 - 海师专用

- 38 -

- 39 - 海师专用

- 39 -

- 40 - 海师专用

- 40 -

- 41 - 海师专用

- 41 -

- 42 - 海师专用

- 42 -

- 43 - 海师专用

- 43 -

- 44 - 海师专用

- 44 -

- 45 - 海师专用

- 45 -

- 46 - 海师专用

- 46 -

- 47 - 海师专用

- 47 -

- 48 - 海师专用

- 48 -

- 49 - 海师专用

- 49 -

- 50 - 海师专用

- 50 -

- 51 - 海师专用

- 51 -

- 52 - 海师专用

- 52 -

- 53 - 海师专用

- 53 -

- 54 - 海师专用

- 54 -

- 55 - 海师专用

- 55 -

- 56 - 海师专用

- 56 -

- 57 - 海师专用

- 57 -

- 58 - 海师专用

- 58 -

- 59 - 海师专用

- 59 -

- 60 - 海师专用

- 60 -

- 61 - 海师专用

权哥哥修订hudiqu@qq.com

- 61 -

- 62 - 海师专用

- 62 -

范文四：数字电路基础

2-1

第二章 数字电路基础及 S08单片机简介

计算机是由许许多多简单的逻辑电路组成的。俗称门电路。小小门电路的各种联法构 成了复杂的计算机。逻辑电路原理与设计不是本书要讲的内容。但逻辑电路方面一些最基 本的知识将有助于我们理解微控制器是如何工作的。本章将以尽量少的篇幅,以 CMOS 工 艺的逻辑电路为例,从最简单的反向器、与非门讲起,直到构成一个简单的微控制器核心 部分——算术逻辑单元 (ALU),作为以后章节中硬件知识的基础,并简述一个真实 CPU 的组织结构。

高速 CMOS 电路与逻辑电平

CMOS 是互补型金属氧化膜半导体这几个字的英文缩写。 现代微控制器主要是 CMOS 工 艺制成的。构成逻辑电路的基本单元是 MOS 1管。 MOS 管又分为两种类型, N 型与 P 型。 如图 2-1所示:

N 型 MOS 管 P 型场 MOS 管

图 2-1 MOS管

以 N 型管为例,(2)是控制端,称为栅极。(3)端通常接地,称为源极,源极电压记作 Vss 。(1)端接正电压,,称为漏极,记作 Vdd 。要使(1)端与(3)端导通,栅极 (2)上要加高电平。

对 P 型管,栅极,源极,漏极分别为(5)端,(4)端(6)端。要使(4)端和(6)端 导通,栅极(5)要加低电平。图中以一圆圈表示。 1

英文全称为 Metal-Oxide-Semiconductor

(2)(1)

(3)

Vdd

在 CMOS 工艺制成的逻辑器件或微控制器中, N 型管与 P 型管往往是成对出现的。 同

时出现的这两个 CMOS 管, 任何时候, 只有一只导通, 另一只不导通 (或称截止、 关断) , 所以称为互补型 CMOS 管。

图 2-2(a) 是一个最简单的门电路,称作反向器或反向门。由一对 CMOS 管组成。 输 入 端(1)为高电平时输出端(2)为低电平;输入端(1)为低电平时输出端(2)为高 电平。其工作原理如下:(1)端为高电平时, P 型管截止, N 型管导通,输出端(2)的 电平与 Vss 保持一致,输出低电平;(1)端为低电平时, P 型管导通, N 型管截至,输出 端(2)的电平与 Vdd 一致,输出高电平。

(b) (c)

图 2-2

反向器

图 2-2(c) 是在电原理图中反向器的画法。图 2-2(b) 称作逻辑真值表。

高速 CMOS 电路的电源电压 Vdd 通常为 +5V, Vss 接地,是 0V 。高电平视作逻辑 “ 1” , 电平值的范围为 65% 的 Vdd 到 Vdd (或 Vdd -1.5V 到 Vdd ) , 即 +3.5V~+5V。 低电平视作逻辑 “ 0”,要求不大于 35%的 Vdd ,或 0V ~1.5V 。 +1.5V~+3.5V 应看作不 确定电平。在硬件设计中要避免出现不确定电平。

近年来,随着亚微米技术的发展。微控制器的电源电压呈下降趋势。低的电源电压有 助于降低功耗。 Vdd 为 3.3V 的 CMOS 器件已大量使用。 在便携式应用中, Vdd 接 2.7V, 甚至 1.8V 的微控制器也已经出现,将来电源电压还会继续下降,降到 0.9V 。 但 35%的 Vdd 以下为“ 0”, 65% 以上为“ 1”的规律是适用的。

与非门和或非门

图 2-3 与图 2-4 分别是与非门和或非门的 CMOS 管原理图、原理图符号和逻辑表达 式、真值表。

输 入 A B 输 出 C 0 0 0 1 1 0 1 1 1 1 1 0

输 入 (1) 输 出

(2) 0 1 1

2-3

这里,逻辑表达式中“!”表示“非”运算,“ *”表示“与”运算。下面图 2-4表达 式中的“ +”表示“或”运算。

(a)

图 2-3所示与非门工作原理如下:A 、 B 输入均为低电平时, (1) 、 (2) 管导通, (3) 、 (4) 管截止, C 端电位与 Vdd 一致, 输出高电平; A 输入高电平, B 输入低电平时, (1) 、 (3)管导通,(2)、(4)管截止, C 端电位与(1)管的漏极保持一致,输出高电平; A 输入低电平, B 输入高电平时,情况与此类似; A 、 B 输入均为高电平时,(1)、(2) 管截止,(3)、(4)管导通, C 端电位与地一致,输出低电平。或非门的情况请读者自 己分析。

将与非门、 或非门逻辑图输出端的小圆圈去掉, 就成了与门、 或门的逻辑图。 而实现与、 或功能的电路图则必须在输出端加上一个反向器,即加上一对 CMOS 管,因此,与门实 际上比与非门复杂,延迟时间也长些,这一点在电路设计中要注意。 从 CMOS 等效电路或者真值表、 逻辑表达式上都可以看出, 把 “ 1” 和 “ 0” 换个位 置, 与非门就变成了或非门。对于“ 1”有效的信号是与非关系,对于“ 0”有效时就是或非关 系。 图中画的逻辑器件符号是正逻辑下的输入输出关系,即对“ 1”有效而言。而微控制 器中的多数控制信号是按负有效定义的,例如片选信号 CS(Chip Select),指该信号为 0 时 具有字符标明的含义,即该信号为“ 0” 表示该芯片被选中。故或非门在电原理图中也可 画成图 B 的样子。

三 态 门

C=!(A*B) A B C

0 0 0 1 1 0 1 1 1

0 0 0 图 2-3 与非门 图 2-4 或非门

2-4

图 2-5a 三态门原理图

图 2-5a 是三态门的原理图,图 2-5b是三态门的逻辑图符,图 2-5c是三态门的真值表。 当控制端 C 为 1, N 型管(3)导通, C 端电平通过反相器后成为低, 0使 P 型管(4)导 通,输入端(1)的电平状况可以通过(3)、(4)管达到输出端(2)。当控制端 C 为 0, (3)、(4)管都截止,输入端(1)的电平状况无法到达(2),输出端(2)呈现高电 阻的状态,称为高阻态。这个器件也称作带控制端的传输门。 带有一定驱动能力的三态门也称作缓冲器,逻辑符号是一样的。

组合逻辑电路

与非门、或非门等逻辑电路的不同组合可以得到各种组合逻辑电路。例如译码器、解 码器、多路开关等等。输入与输出的关系可以用逻辑表达式表示,也可以用真值表表示。 以 3-8译码器为例,它的逻辑表达式、真值表、管脚图如图 2-6所示。

组合逻辑电路的实现可以使用现成的集成电路也可以使用可编程逻辑器件如 PAL , GAL 等实现。

H 表示高电平, L 表示低电平, X 表示任意状态

控制 C 输入

(1) 输出 (2) 0 0 高阻 0 1 高阻 1 0 0 1 1 1

图 2-5b 三态门逻辑图

E0 1 2

A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 1

0 0 0 L H H H H H H H 0 0 1 0 0 1 H L H H H H H H 0 0 1 0 1 0 H H L H H H H H 0 0 1 0 1 1 H H H L H H H H 0 0 1

1 0 0

H H H H L H H H 0 0 1 1 0 1 H H H H H L H H 0 0 1 1 1 0 H H H H H H L H 0 0 1 1 1 1 H H H H H H H L ≠ 0 0 1　 　

X X X H H H H H H H H

图 2-5c 三态门真值表

2-5

图 2-6 3-8译码器 74HCT138真值表

D 触发器与时序电路

↓表示由 1变 0

图 2-7 D 触发器

用可编程器件实现 D 触发器的锁存功能可用以下表达式:!Q=C*!D + !C* !Q + !D* !Q

控制端 C 有时也写成 CLK ,意为时钟端或锁存端。 D 意为数据端。

图 2-8

带置位复位端的 D 触发器—— RS 触发器

当控制端 C 为高电平,传输门 A 打开,传输门 B 关闭。数据输入端经反向器 F、 E 反向达到 Q , D 与 Q 端一致, D=Q。当 C 端由 1变为 0,并保持 0状态。传输门 A 关闭, B 打开。反向器 F 、 E 形成稳定的反馈环, D 端的状态不再对输出端 Q 有影响。也就是说, C 端由高变低时,将 D 端当时的状态锁存了下来。故也称为锁存器。

锁存器用于锁定某一时刻输入端的状态,故可以理解为保存了那一时刻的信息。这实 际上可以引出存储器的概念。存储器是计算机的重要组成部分,用于存放程序(指令)和

C D Q

↓ ↓

L H L X H L Q 0

数据 (包括运算的中间结果) 。 在 CPU 运行中可随时读取和写入的称为随机存储器 (RAM ) , 事先写好,程序运行中只能读、不能写的叫做只读存储器(ROM ) 。在嵌入式系统中, ROM 用来存放程序,需要事先写入, RAM 用于存放数据,可随机读写。

我们讨论逻辑关系时, 用 C 端由高变低前与由高变低后的两个不同时刻说明输出端的 状态。即引入了时间的概念,逻辑关系就变成了时序关系。如果 C 端接时钟脉冲,即输入 高低电平间隔的脉冲,输出端的状态将处于变化 — 稳定 — 变化 — 稳定 ...... 这样一拍一拍 地工作,就构成了微计算机的核心部件——中央处理单元 (CPU)。

逻辑与时序电路的有序组合还可以构成其它一些常用电路。如计数器、移位寄存器、 加法器等中规模集成电路。这些逻辑功能器件的进一步集成就构成了微处理器,微控制器 等大规模集成电路。 不难想象, CPU 中地址的变化由计数器实现,乘以 2除以 2由寄存器 左移、右移实现。

数的表示法与运算

在上面描述的数字电路中,如果将 8个 D 触发器的时钟端接在一起,就构成了一个 8位锁存器。当时钟端由高变低时, 8个 Q 端就不再随 D 端变化,锁定 8个 D 端原来的状 态。这就构成了一个 8位数。对这个 8位数如何解释,数字电路本身并不知道,完全看用 户是如何理解和定义的。在计算机中我们称这个 8位元为 1个字节。

数的表示法

无符号数 , 将这个 8位数从左到右排列, 赋与每一位不同的权重, 就可以表示 0~255的 256个无符号正整数。 若从左到右, 每一位的权重分别是 17, 16, 15, 14, 13, 12, 11, 。 10 ,则十进制数 200=128+64+8,可以表示成, %11001000(这里 %表示 2进制数),即: 1x17。 +1x16+0x15+0x14+1x13+0x12+0x11+0x10

有符号数, 将最高位看成是符号位, 0表示正数, 1表示负数,则 1个字节的 8位数 的表达范围不再是 0~255,而是-128~+127。负数由相应的正数逐位求反,然后加 1得到。求反加 1的过程称为求负,也称为求补码。可以这样理解负数,即负数是和其相应 的正数相加等于 0的数。 %00000001是正数 1,对其逐位求反得到 %11111110,再加 1得 到 %11111111,即 16进制数 $FF(这里 $表示 16进制数 ) ,在有符号数中表示 -1,那么 -2就 是 $FE, -3就是 $FD…… , -128就是 $80。 $00求反是 $FF,再加 1还是 $0。同样是上面的 %11001000,看成是无符号数就是 200,而看成是有符号数就是一个负数, -56。

可见, 计算机中的 0和 1代表什么, 如何理解, 计算机并不知道, 要看用户如何理解。 逻辑运算与算术运算

串行移位寄存器是计算机中最常用的基本硬件单元, 可以用一个时钟脉冲完成左移或 右移的操作。移位寄存器可以将数据串行地发送出去。在逻辑运算中, 8位数的各位并没 有相应的权重,左移时,该位受右边那一位影响,并将其原来的值传给它左边那一位。当 把左移的过程看成是乘以 2,右移的过程就可以看成除以 2。这就是算术运算。

逻辑运算主要是对二进制数的诸位做与、或、非、或非、求反等运算,而算术运算指

2-6

2-7 对有符号数、无符号数的加、减、乘、除等运算。

逻辑左移、 右移与算术左移、 右移的区别在于对符号位的处理上。 算术左移、 右移时, 运算要注意对符号位的处理。

示意性中央处理器

以下给出一个有 16条指令的示意性中央处理器(Central Processor Unit)的硬件原理 图。这 16条指令分别是逻辑运算指令与、或、非、求反、左移、右移和算术运算指令加、 减、加 1、减 1、乘以 2(算术左移)、除以 2(算术右移)等。这 16条指令的指令代码 可以用 4位(S 3 ,S 2 ,S 1 , S 0 ) 2进制数 $0~$F 表示。显然,如果用 CPU 的指令是 8位的, 则可以有 256条单字节的指令。

图 2.9中的 S 1与 S 0是 2-4 译码器的输入端,用于选择四种运算中的哪一种, S 3 与 S 2选择将哪一种运算的结果输出。

表 2.1 给出相应的指令表, C 是进位、借位标志,来自上一次运算的结果,即如果运 算结果有进位或借位, C 标志置 1。 A 和 B 分别代表两个输入的 8位二进制数。

图 2.9 算术逻辑单元 ALU 硬件原理图

表 2-1 示意性微处理器指令表

S 3 S 2 S 1 S 0 指令功能表达式 C in =0

C in=1 0 0 0 0 F=A Transfer F=A+1 Increment 0 0 0 1 F=A+B Add F=A+B+1 Add plus 1 00

1

F=A-B-1

Subtract minus 1

F=A-B

Subtract

当 S 3 S 2 S 1 S 0为 不 同 值 时 , 指 令 功 能 表 达 式 给 出 相 应 指 令 功 能 的 解 释 。 例 如 , S 1、 S 0选择 “算术运 算单元”、“逻辑运算单元”、“右移”、“左移”四个模块各自的工作模式, S 1、 S 0为 0、 1时“算术运算单元”输出 A 、 B 与进位 C in 的和,“逻辑运算单元”输出 A 和 B 相或 的结果,“右移”单元输出 A 循环右移的结果,“左移”单元输出 A 循环左移的结果; 当 S 1、 S 0为其他三种状态时,各个模块会分别输出其他的运算结果。 S 3 、 S 2则控制多路开 关,选择将 0到 3中的一路作为最后的结果送到 F 。

下面以表 2-1中第 1, 2行的情况为例解释其工作原理。第一行:S 1、 S 0控制算术运算 单元所进行的计算,当其为 0、 0时算术运算单元计算结果为 A 输入的数和进位 C in 的和, C in =0表示前面的运算没有向这次运算进位和借位, 于是算术运算单元输出为 A , S 3、 S 2的 状态 0、 0选择多路开关输入端的 0通道送到输出端,所以最后的输出 F=A; C in =1时,输 出为 F=A+1。第二行中, S 1、 S 0的状态 0、 1使算术运算单元输出为 A 、 B 输入数和进位 C in 的和, S 3、 S 2仍然选通多路开关的 0通道,于是 C in =0时输出结果 F=A+B, C in =1时输 出结果 F=A+B+1。

这里引用示意性 CPU 仅为了说明计算机的基本原理,即使对于简单的 8位 CPU , 16条指令也是远不够用的。一个 8位的 CPU 需要数以万计的晶体管组合而成。附录中给出 了 S08 CPU的指令, 共有 301条。 由于单字节指令不可能超过 256条, 故有些指令要用 2个字节来解释, 前一个指令字节设计为指令前置字节, 理论上, 一个前置字节可扩展出 255条指令。

2-8

存储器

仅有 CPU 还不能使程序运行,需要存储器的支持。对存储器的操作分写操作和读操 作,给存储器赋值的操作称为写操作,写操作可以改变存储器中保存的数值。读取存储器 中保存的值称为读操作,读操作不改变存储器中的值。读和写操作都是站在 CPU 的立场 上说的。存储器有两个用途,一是存放事先下载的程序;二是存放随时可修改的数据和运 算的一些中间结果。

随机存储器

随机存储器 (Random Access Memory) 用于存放随时可修改的数据和运算的一些中间 结果。从制造工艺上可分为静态存储器和动态存储器。静态存储器内部的基本存储单元由 双稳态电路构成,一个稳态表示 0,另一个稳态就可以表示 1。逻辑电路中一个双稳态电 路至少由 6只晶体管组成,故静态存储器成本较高,且目前还不能做得很大。静态存储器 可以集成到单片机内部。简单的单片机片内有几百到几 K 字节 RAM ,复杂的单片机也只 能做的 32K 或 64K 字节静态 RAM 。

如果几十 K 字节的 RAM 仍不够应用系统使用,就只能用单片机的扩展模式将 RAM 扩展到片外。动态 RAM 容量大、成本底,可用于系统扩展。动态 RAM 可理解为每一个 存储位是由一个简单的小电容构成,给电容充上电就表示 1,否则为零。用电容保存数据 只能保存很短的时间,需要辅助电路对存由 1的电容不断充电,这个维持过程称为刷新。 动态 RAM 因结构简单,可以做得很大,一片可以做到 1兆乃至几兆、十几兆字节。将自 动刷新功能做到动态存储器模块内部就构成了能自动刷新的动态 RAM ,在使用上能自动 刷新动态 RAM 很像静态 RAM ,但 SDRAM 目前还不能集成到单片机内。

随机存储器在系统掉电后存储的内容会丢失,在系统上电时,存储器中的内容是随机 的、不确定的。

Flash 存储器

只读存储器(Read Only Memory)用来存放程序, ROM 是非易失性存储器,在系统 掉电后并不丢失。只读存储器指在单片机正常运行模式下,存储器是只能读、不能写的。 只有在特殊模式下才能将程序写到 ROM 中。目前单片机中使用的只读存储器是闪速存储 器 FLASH 。

FLASH 是一种高密度、真正不挥发的高性能读写存储器,兼有功耗低、可靠性高等特 点。与传统固态存储器相比,FLASH 具有的主要优势在于:

z固有不挥发性:不象 SRAM(静态随机存取存储器),FLASH 无需后备电源来保证 数据不变;不同于 DRAM(动态随机存取存储器),FLASH 不需要使用数据存储技 术来为它提供后备存储。

z易更新性:相对于 EPROM (可擦除可编程的只读存储器) 的紫外线擦除工艺, FLASH 的电擦除功能为开发者节省了时间,也为用户更新存储器内容提供了可能。而与 EEPROM(电可擦可编的只读存储器)相比较,FLASH 的成本更低,密度和可靠性

2-9

更高。

FLASH 根据其工艺主要有两类:NAND FLASH和 NOR FLASH。NOR FLASH是在 EEPROM 的 基础上发展起来的, 它的存储单元由 N-MOS 构成, 而连接 N-MOS 单元的线都是独立的。 NOR FLASH 的特点是可以随机读取任意单元的内容,适合于程序代码的并行读写存储,所以常 用于制作 PC 的 BIOS 存储器和微控制器内部存储器等等。而 NAND FLASH将几个 N-MOS 单 元用同一根线连接, 可以按顺序读取存储单元的内容, 适合于数据或文件的串行读写存储。 早期微控制器的片内 FLASH 较 ROM 或 EPROM 而言, 在可靠性和稳定性上仍存在着许多 不足,主要是擦写次数有限和遇到强干扰可能丢失。近年来,FLASH 已经很成熟。具体体 现在:

z单一电源电压供应:FLASH在正常的只读情况下,只需要用户为其提供普通的工 作电压(如+5V)。对 FLASH 编程,需要同时提供高出正常工作电压的编程电压 (如+9V)。单片机在片内集成电荷泵电路,只需要用户提供单一+5V工作电压, 便可以在片内产生出编程电压。 这使得用户无需为 FLASH 的编程而在目标板上增 加额外的电源。

z可靠性高:目前片内 FLASH 的存储数据可以保持 10年以上,在各种温度条件下, 可擦写次数也在 1万次以上。

z擦写速度快:片内 FLASH 的整体擦除时间可以控制在 5ms 以内,对单字节的编程 时间也在 40μs以内。

最重要的是,片内 FLASH 支持在线编程(In-Circuit Program),允许微控制器内部 运行的程序去改写 FLASH 存储内容。这一技术大大增加了 Motorola 微控制器的应用范围 和使用方便性。

中断与复位

中断

中断功能指某外部事件发生时, CPU 可以暂时停止执行下面的程序,转向中断服 务子程序以提供中断服务,处理完外部事件后,返回到原来的程序。有没有中断功能是 可编程逻辑器件和计算机的主要区别。 故没有中断功能就不是计算机。 有的 CPU 在响应 中断时将 CPU 寄存器的值自动压入堆栈保存,进入中断子程序。在中断子程序结束时, 将保存的值自动弹出堆栈, 继续执行进入中断以前的程序。 有的 CPU 需要在中断服务子 程序中先将 CPU 寄存器入栈保存,在中断服务结束时,通过程序恢复 CPU 寄存器原来 的内容。

中断源

能使 CPU 中断的信号源称为中断源,中断源的数目反映 CPU 对外部事件的处理能力。 单片机主要的中断源有:

1. IRQ 中断请求引脚,IRQ 引脚上的沿的跳变和逻辑电平触发外中断;

2-10

2-11

2. 来自片内各 I/O模块的中断信号;

3. 软件中断指令指令,软中断指令(SWI)引起一个必须执行的中断; 4. CPU工作异常产生的中断,如非法指令,时钟频率不正常等。

外部事件发生时, 外部事件通过单片机芯片的外部 IRQ 中断请求引脚上的电平变化以 及沿的跳变通知 CPU,某外部事件在请求 CPU 中断。

复位

复位能够使 MCU 进入到开始工作的状态,并且从用户定义的存储器地址开始执行程 序。上电时, CPU 可复位,外部信号也可以使 CPU 复位。

真实 MCU —— MC9S08GT60

S08CPU 结构

MC9S08微控制器皆以 8位的 S08CPU 为中央处理器, HCS08 CPU由三部分组成,如图 2.10所示。

HCS08 的 CPU 内部寄存器 如图 2.11所所示:

图 2-10 S08CPU 的结构

77PCL

SPL SPH

H X

A

00008877

7

15

15

累加器

条件码寄存器

程序计数器

堆栈指针

间址寄存器

图 2.11 HCS08 的 CPU 内部寄存器 (中文见上面)

S08 CPU 寄存器

S08 CPU内部寄存器如图 2-11所示包括:

(1) A :称为累加器,是通用 8位寄存器。 CPU 用 A 保存操作数及运行结果。

(2) H 、 X :称为变址寄存器,是个 16位寄存器, 高 8位用 H 表示,低 8位用 X 表示。复位时清零 H 。在变址寄存器中, CPU 使用 H:X的内容确定操作数的地址。 H :X 也可以暂时用于储存数据, H 或 X 可以暂存 8位数据,而 H:X可以暂存 16位数据。 (3) SP (Stack Point) 是 16位的堆栈指针, 复位时被置为 $00FF, 这是为了与 68HC05兼容。 RSP 指令使 SP 的低 8位为 $00FF,而高 8位不受影响。数据入栈时 SP 减小;数据 出栈时, SP 增加, SP 永远指向下一个可用的(空的)堆栈单元。尽管 SP 被复位为 $00FF, 但实际上堆栈的位置可以由用户将之定义在 RAM 中的任意位置上,将 SP 移出第 0页 ($0000~$00FF),便可得到更多的可以使用直接寻址方式的空间。

(4) PC (Program Counter)称为程序计数器,它是个 16位寄存器,它的内容表示下 一条指令或下一个操作数的地址。 复位时, PC 被置为复位向量地址 $FFFE 和 $FFFEF单元 中的内容,即复位后要执行的第一条指令的地址。

(5) CCR (Condition Code Register)称为条件码寄存器,如图 2-12所示。

2-12

2-13

图 2-12 MC9S08的条件码寄存器

(译成中文 Read: 读,Write: 写,Reset:复位时,X=不确定)

条件码寄存器 CCR 包含一个控制位 (中断屏蔽位 I )和 5个记录指令执行结果的标志 位,第 5、 6位永远为 1。 V ——溢出标志

有符号跳转指令 BGT 、 BGE 、 BLE 和 BLT 使用该标志。 1=二进制补码有溢出。 0=二进制补码无溢出。 H ——半进位标志

BCD 码运算(DAA 指令)需要使用 H (和 C )标志。

1=执行 ADD 和 ADC 指令时,累加器 BIT3向 BIT4有进位。 0=执行 ADD 和 ADC 指令时,累加器 BIT3向 BIT4无进位。

I ——中断屏蔽标志,这一位是个控制位,使用指令 SET 及 CLI 可以使之置 1或置 0。

当该位置 1时,所有可屏蔽中断都被禁止。复位时,该位置 1。当用 CLI 指令使该位 置 0时, CPU 中断得到允许。中断响应时, CPU 将除 H 以外的寄存器推入堆栈,然后执 行中断服务子程序,遇到 RTI 指令时,从栈中恢复包括 CCR 在内的各寄存器。当然也包 括这一位的状态。 注意在中断服务子程序中如用到 H 寄存器的话, 不要忘了使用 PUSH 指 令保存 H 的内容和使用 PULL 指令恢复 H 的内容。。

1=中断禁止 0=中断允许 N ——负标志

1=运算结果为负 (最高位为 1) 0=运算结果为正 (最高位为 0) Z ——零标志

1=数据或运算结果为 0 0=数据或运算结果非 0 C ——进位 /借位标志

1=最高位上有进位或有借位 0=最高位上无进位或无借位

虽然 S08内部寄存器较少,但由于片内 RAM 中有 128字节($80~$FF)及最多 128个 I/O口寄存器($00~$7F),可以用直接寻址方式实现从存储器到存储器到直接传输,

即不必经过累加器 A 。 这些存储单元都可以当作寄存器用。 而另外 (4K-128) 个字节 RAM 也可以用间接寻址方式实现存储器到存储器到数据传递。 故可以认为 S08 CPU中寄存器相 当多。内部寄存器少使得中断响应速度提高,而把内部存储器当作寄存器使用可大大提高 代码效率。

MC9S08GT60功能模块结构

图 2-13 MC9S08GT60 功能结构框图

MC9S08系列 MCU 已研制出多个系列、品种,由不同模块组合而成,本节只简单提

2-14

及各个模块, 后面的各个章节中分别给予详细介绍。 MC9S08GT60功能结构框图如图 2-13所示。

1. S08 CPU

S08 CPU 是中央处理单元,前文已有相应介绍。

2.存储器

MC9S08GT60可寻址 64K 地址空间。主要包括:

z60K 字节闪速存储器 Flash(包括 64字节用户定义的中断向量区)

z4K 字节的随机存储器 RAM

3.并行 I/O(Input/Output)接口

MC9S08GT60所有 I/O 口都可以当作通用 I/O口使用,可通过控制寄存器设置为输出 口或者输入口。

4.定时器 /PWM调制(TPM )模块

MC9S08GT6的两个定时器模块(TPM1, TPM2)为系统提供定时功能,同样也可用 作输入捕捉或输出比较。

MC9S08GT60有两个定时器模块(TPM1, TPM2)具有定时器溢出、输入捕捉、输出 比较和脉宽调制 PWM 功能。每个 TPM 有以下功能:

z两个输入捕获/输出比较通道:

上升沿、下降沿、任意跳变沿输入捕捉触发

置位、清零、取反输出比较操作

z缓冲或非缓冲脉宽调制(PWM )发生

zTPM 时钟可设置七种分频因子

z自由运行或取模加 1计数操作

z溢出时变换通道

zTPM 计数器停止和复位

4.内部实时时钟 RTI

RTI 可产生周期性中断。通过 SRTISC ($1808)中的各个控制位,可以选择内部时 钟或是外部晶振做时钟源,并可以设置 8种分频因子。

5.系统操作正常监视模块 COP(Computer Operating Properly)

COP 俗称看门狗电路,其功能是在 MCU 工作不正常时,产生一个复位信号。该模块 有一个计数器, COP 允许后, 软件必须周期性地向 $FFFF(COP 控制寄存器) 写入任意值, 以清除 COP 计数器。若系统由于某种原因使软件工作不正常时, COP 计数器就得不到清 零。那么当它溢出时便产生复位信号,以防止程序进入不可预料的操作。在系统设置寄存 器 SOPT 中可以设置 COP 速率及允许、禁止 COP 。

6.异步串行通讯接口 SCI(Serial Communication Interface)

异步串行通讯接口 SCI 用于实现 RS-232、 RS-485等异步串行通信协议,最主要的是 用于和其它计算机的数据传输。 SCI 的主要功能是:

z全双工高速不归零 NRZ (Non Return to Zero)通讯

z独立式发送和接收操作

z可编程波特率

z硬件奇偶效验

z噪声检测

8.同步串行外围接口 SPI(Serial Peripheral Interface)

具有主从工作方式的全双工同步串行通讯接口 SPI 用于同步串行通讯, 也可以用于扩

2-15

展并行接口、存储器、 LCD 驱动电路等。

MC9S08GT60的 SPI 功能有分开的接收与发送中断,并有灵活的 I/O脚控制。 9. BDC 模块(BDM CONTOL)

用于和 BDM 调试器进行通讯。

10.片内调试模块 DBG(Break Module)

通过两个比较器可以实现各种条件下的调试功能。在正常模式下,如果 DBG 模块的 条件满足, 可以产生一个软中断; 在 BDM 方式下, 将产生一个硬件断点, 并进入 active BDM方式。

11.键盘中断模块 KBI

MC9S08GT60的键盘中断模块 KBI ,通过 PORTA 8个引脚提供 8个独立的可屏蔽的 外部中断。它们即可做为键盘中断又可作为到普通的中断源,这就大大增加了外中断源的 个数。

12. A/D转换器

MC9S08GT60具有 8路 A/D, 可以通过控制寄存器 ATD1C 选择转换结果是 10位还是 8位。

13. IIC 模块

可以方便地实现 IIC 标准的串行总线通讯。

14.内部时钟发生模块 ICG 及琐相环电路 PLL

这个模块产生 CPU 的内部总线时钟,并作为其他模块的一个可选时钟源。它与其他 模块时钟之间的关系如图 2-14。

图 2-14 ICG模块与其他模块时钟源的关系

15.低电压监测模块 LVD

低电压监测模块的作用就是监测加在 VDD 上的供电电压, 并在 VDD 低于某个预定电 压值时,认为发生电源故障,产生中断信号并强制系统复位。这个模块可以通过 SPMSC1寄存器($1809)进行设置。

16.其他模块

MC9S08 各专用系列的 MCU 会有其特殊的模块,今后研制出新型号还会增添新的模

2-16

块,在本教材中就不一一做介绍了。

MC9S08GT60单片机存储器组织

S08单片机采用将 I/O寄存器和各类存储器统一编址的方法来组织存储器空间。因为 CPU 对从 $00开始到 $FF 的 256个字节可使用直接寻址方式, 指令短、 速度快, 一些快速 I/O操作指令如 BSET, BCLR、 BRSET 、 BRCLR 只能使用直接寻址方式,故 I/O寄存器设在 $00~$7F这一区域。然后紧接着的 4K ,从 $80到 $107F是 4KRAM 空间。其中 $80~$FF这一 段仍是直接寻址空间,于是有 128字节的 RAM 可具备寄存器的功能,应用程序中最常用的 一些全局变量应尽量放在这一段。

$0000~$007F共计 128字节用于片内 I/O寄存器的口地址,包括端口 A 、 B 、 C 、 D 、 E 的数据寄存器及数据方向寄存器; A 、 B 、 C 口输入上拉允许寄存器;同步串行口 SPI 的数 据、状态、控制寄存器;异步串行口 SCI 的数据、状态、控制及波特率寄存器;定时器的 状态、控制、计数及计数模数寄存器;每个定时器的通道 0及通道 1的数据、状态和控制 寄存器;模数转换 A/D的输入时钟数据、状态和控制寄存器;外部中断 IRQ 状态和控制 寄存器;键盘中断允许控制寄存器;时钟模块控制寄存器;系统配置 SOPT 寄存器;锁相 环 PLL 电路的各个有关寄存器等。

S08单片机系列的 RAM 可以从 128字节到 4K 。 FLASH 从 4K 到 60K 。 FLASH 是一 种电可擦写的存储器,详细的内容参照相关章节。

图 2-15以 MC9S08GT60单片机为例, 给出了的内存空间分配情况, 其中的中断向量表 见表 2-2。

特别要注意的是, MC9S12G 系列单片机寄存器模块的地址分布在 2段地址空间,一 段是在存储器的低地址端,多为常用的 I/O寄存器,地址从 $00 到 $7F,这一段是直接寻 址空间, 可使用直接寻址方式读写, 速度快。 另一段在 $1800到 $182B的高地址 Flash 空间, 这部分寄存器不是 I/O寄存器,涉及系统配置运行、调试模式选择和 Flash 写入等,设在 这里的目的是, 可以使所以 S08单片机的这类寄存器地址保持一致。 $1080开始到 $17FF 这 1920个字节和从 $182C开始的 Flash 不连续,可以存放一些程序中的常数。故用户程序可 以使用的 Flash 存储器空间是从 $182C开始的。

2-17

图 2-15

MC9S08GT60的复位与中断

给 MC9S08GT60单片机上电或给单片机的复位引脚加低电平然后高电平,可引起 CPU 复位。复位后, CPU 读取 Flash 存储器中的 $FFFE 和 $FFFF 单元中的内容,并以 该内容为起始地址开始执行程序,也就是说,执行 $FFFE、 $FFFF 单元指向的程序。这个 地址也称作复位向量。

复位后, CPU 使用内部时钟,复位引脚由 CPU 驱动保持低电平 34个周期, SP 指针 指向 $00FF,这是考虑和 68HC05单片机兼容。所有 I/O口默认为输入端, IRQ 端是禁止 的, CCR 寄存器中的 I 位为 1,表示所有中断都是禁止的。用户程序要对 CPU 做初始化。

2-18

可能引起单片机复位的还有以下一些因素,它们也有相应的复位向量:

? 电源电压低;

? 单片机死机,看门狗起作用,如果设置了这项功能的话;

? 程序中出现非法指令;

? BDM调试中的复位指令;

? 时钟产生器不正常。

单片机系统可靠性最重要,不可抗拒的外界干扰会引起单片机系统工作不 正常,可以看出,单片机设计者在防止单片机死机上做了很多努力,让程序从 起点开始执行或重新执行。单片机应用系统设计者也要动脑筋使复位能应对各 种可能。

MC9S08GT60单片机的中断源如表 2-2所示。他们来自各 I/O模块和外部中断。

表 2-2 MC9S08GT60中断向量表

中断向量地址 中断向量源 中断名

$FFC0:FFC1

$FFCA:FFCB 未使用的中断向量空间 (用户可以进行

分配 )

$FFCC:FFCD RTI Vrti

$FFCE:FFCF IIC Viic1

$FFD0:FFD1 ATD 模数转换完成 Vatd1

$FFD2:FFD3 Keyboard Vkeyboard1

$FFD4:FFD5 SCI2发送 Vsci2tx

$FFD6:FFD7 SCI2接收 Vsci2rx

$FFD8:FFD9 SCI2错误 Vsci2err

$FFDA:FFDB SCI1发送 Vsci1tx

$FFDC:FFDD SCI1接收 Vsci1rx

$FFDE:FFDF SCI1错误 Vsci1err

$FFE0:FFE1 SPI 接收

$FFE2:FFE3 定时器 TPM2溢出 Vtpm2ovf

$FFE4:FFE5 定时器 TPM2 通道 4 Vtpm2ch4

$FFE6:FFE7 定时器 TPM2 通道 3 Vtpm2ch3

$FFE8:FFE9 定时器 TPM2 通道 2 Vtpm2ch2

$FFEA:FFEB 定时器 TPM2 通道 1 Vtpm2ch1

$FFEC:FFED 定时器 TPM2 通道 0 Vtpm2ch0

$FFEE:FFEF 定时器 TPM1 溢出 Vtpm1ovf

2-19

$FFF0:FFF1 定时器 TPM1 通道 2 Vtpm1ch2

$FFF2:FFF3 定时器 TPM1 通道 1 Vtpm1ch1

$FFF4:FFF5 定时器 TPM1 通道 0 Vtpm1ch0

$FFF6:FFF7 ICG 锁相环 Vicg

$FFF8:FFF9 低电压检测 Vlvd

$FFFA:FFFB IRQ 引脚 Virq

$FFFC:FFFD SWI 软中断 Vswi

$FFFE:FFFF 复位 Vreset

外部中断请求引脚 IRQ 不作外部中断用时可以当作普通 I/O使用。 复位后 IRQ 引脚的 默认状态是禁止的, 且允许 IRQ 功能的同时还必须定义外部中断是下降沿、 低电平还是上 升沿、高电平触发,内部的上拉或下拉电阻就会起作用。 IRQ 还有将进入休眠状态 STOP2模式的单片机唤醒的功能。

其他各 I/O 模块的中断在单片机复位后都是禁止的,使用前要完成初始化、写中断服 务子程序、把中断服务子程序的入口地址填写到中断向量表中等操作。各种中断源触发的 中断,会使 CPU 进入相应的中断处理子程,具体的过程请阅读后面有关中断的章节。

MC9S08GT60的管脚与封装

MC9S08GT60有 3种封装形式; 42脚 SDIP 、 44脚 OFP 和 48脚 QFN ,如图 2-16所 示, 42脚芯片比 44脚芯片少了 PTC5和 PTC6两个 I/O管脚, 44脚芯片比 48脚芯片少了 PTC7、 PTD2、 PTG3等 3个 I/O管脚。其余管脚都是相同的。

2-20

图 2-16 MC9S08GT60 42引脚 SDIP 封装管脚图

2-21

图 2-16 MC9S08GT60 44引脚 QFP 封装管脚图

2-22

图 2-16 MC9S08GT60 48引脚 QFN 封装管脚图

zV DD 和 V SS :电源供给端,采用单一电源供电。一般在 V DD 与 V SS 间连入旁路电容。 zEXTAL 和 XTAL:振荡器引脚。

z

输出低电平,有内部上拉电阻。

z

zV DDAD 和 V SSAD :A/D转换器电源供给端,两管脚间也应去耦。

zV REFH 和 V REFL : A/D转换器的参考电压输入端,可以接至 V SSAD 与 V DDAD 之间的电压。 zPTA7/KBL1P7~PTA0/KBL1P0:8位通用双向 I/O口。作输入时,可选择是否通过 内部电阻上拉。

zPTB7/AD1P7~PTB0/AD1P0: 8位通用双向 I/O口,也可用作 A/D输入。 zPTC6—PTC0:7位通用双向 I/O口。作输入时,可选择是否通过内部电阻上拉。 zPTD4/TPM2CH1~PTD0/ TPM1CH0:5位特殊功能、双向 I/O口。PTD4—PTD0分别 用于定时器模块(TIM1和 TIM2),也可以做普通 IO 口使用。在作输入时,可选 择是否通过内部电阻上拉。

zPTE1/RXD1、PTE0/TXD1: 2位通用双向 I/O口。它们可用作 SCI 脚。 这里请注意:任何一个没用的输入管脚和 I/O端口都不应该悬空,应当通过上拉或下 拉电阻连接到适当的逻辑电平上 (VDD 或 V SS ) 。 MC9S08G 系列单片机片内有这些电阻,

2-23

但复位后这些电阻都是禁止的,需要在程序初始化时配置相应终端负载,这是为了减小 不确定电平在单片机内部引起的噪声。

MC9S08GT60复位及系统寄存器设置

上电后, MC9S08GT60进入上电复位状态。 系统首先将大部分控制寄存器和状态寄存 器的值恢复到默认状态(少数寄存器不受复位影响),然后读取可由用户定义的复位向量 地址$FFFE-$FFFF中的值,送到程序计数器 PC,将堆栈指针 SP 定位到$00FF(这是为了与 MC68HC05系列 CPU 兼容)。 接着按照程序计数器 PC 中的值到相应的地址读取指令, 送入指 令缓冲区,CPU 从指令缓冲区中读取指令进行处理。此时,CPU 已经从用户程序的入口处 开始执行程序了。

程序的执行实际上是两个并行的过程。 一方面 CPU 从指令缓冲区读取指令, 进行处理, 当 CPU 读取了指令后,指令缓冲区中所存储的指令依次前移,缓冲区的末端就成为空白状 态;另一方面当指令缓冲区还有空白时,程序计数器 PC 所指地址的指令被送入缓冲区, 同时 PC 的值指向下一条指令所在地址,这个过程一直进行到指令缓冲区满。这样,用户 的程序开始被 CPU一条条地执行。

2-24

范文五：数字电路基础

第一章 数字电路基础

随着信息时代的到来, “数字” 这两个字正以越来越高的频率出现在各个领域, 数字 手表、数字电视、数字通信、数字控制……数字化已成为当今电子技术的发展潮流。数 字电路是数字电子技术的核心,是计算机和数字通信的硬件基础。本章首先介绍数字电 路的一些基本概念及数字电路中常用的数制与码;然后讨论数字电路中二极管、三极管 的工作方式;最后介绍数字逻辑中的基本逻辑运算、逻辑函数及其表示方法。从现在开 始,你将跨入数字电子技术这一神奇的世界,去探索它的奥秘,认识它的精彩。

1.1 数字电路的基本概念

一. 模拟信号和数字信号

电子电路中的信号可以分为两大类:模拟信号和数字信号。 模拟信号——时间连续、数值也连续的信号。

数字信号——时间上和数值上均是离散的信号。 (如电子表的秒信号、 生产流水线上 记录零件个数的计数信号等。这些信号的变化发生在一系列离散的瞬间,其值也是离散 的。 )

数字信号只有两个离散值,常用数字 0和 1来表示,注意,这里的 0和 1没有大小 之分,只代表两种对立的状态,称为 逻辑 0和 逻辑 1,也称为二值数字逻辑。

数字信号在电路中往往表现为突变的电压或电流, 如图 1.1.1所示。 该信号有两个特 点:

(1)信号只有两个电压值, 5V 和 0V 。 我们可以用 5V 来表示逻辑 1,用 0V 来表示 逻辑 0; 当然也可以用 0V 来表示逻辑 1, 用 5V 来表示逻辑 0。 因此这两个电压值 又常被称为 逻辑电平 。 5V 为高电平, 0V 为低电平。

(2) 信号从高电平变为低电平, 或 者从低电平变为高电平是一个突然变化 的过程,这种信号又称为脉冲信号 。

二.正逻辑与负逻辑

如上所述,数字信号是一种二值信号,用两个电平(高电平和低电平)分别来表示 两个逻辑值(逻辑 1和逻辑 0) 。那么究竟是用哪个电平来表示哪个逻辑值呢?

V t (V)

(ms)

5

两种逻辑体制:

(1)正逻辑体制规定:高电平为逻辑 1,低电平为逻辑 0。 (2)负逻辑体制规定:低电平为逻辑 1,高电平为逻辑 0。

如果采用正逻辑,图 1.1.1所示的数字电压信号就成为如图 1.1.2所示逻辑信号。

图 1.1.2 逻辑信号

三. 数字信号的主要参数

一个理想的周期性数字信号,可用以下几个参数来描绘,见图 1.1.3。 V m ——信号幅度。它表示电压波形变化的最大值。 T ——信号的重复周期。信号的重复频率 f =1/T 。 t W ——脉冲宽度。它表示脉冲的作用时间。

q ——占空比。它表示脉冲宽度 t W 占整个周期 T 的百分比,其定义为: %100(%) W

?=

T

t q

t (ms)

图 1.1.3 理想的周期性数字信号

图 1.1.4所示为三个周期相同(T =20ms ) ,但幅度、脉冲宽度及占空比各不相同的 数字信号。

???-0

???-1???-0

???-1

???-0

5

(ms)

V (V)t 100

203050

4040010V (V)

t 30(ms)

50

2050

40(ms)

V t 10(V)

30203.6

10(a)

(b)

(c)

图 1.1.4 周期相同的三个数字信号。

(a ) V m =5V q <50% (b="" )="" v="" m="3.6V" q="50%" (c="" )="" v="" m="10V" q="">50%

四. 数字电路

传递与处理数字信号的电子电路称为数字电路。 数字电路与模拟电路相比主要有下 列优点:

(1) 由于数字电路是以二值数字逻辑为基础的, 只有 0和 1两个基本数字, 易于用 电路来实现,比如可用二极管、三极管的导通与截止这两个对立的状态来表示数字信号 的逻辑 0和逻辑 1。

(2)由数字电路组成的数字系统工作可靠,精度较高,抗干扰能力强。它可以通 过整形很方便地去除叠加于传输信号上的噪声与干扰,还可利用差错控制技术对传输信 号进行查错和纠错。

(3) 数字电路不仅能完成数值运算, 而且能进行逻辑判断和运算, 这在控制系统中 是不可缺少的。

(4)数字信息便于长期保存,比如可将数字信息存入磁盘、光盘等长期保存。 (5)数字集成电路产品系列多、通用性强、成本低。

由于具有一系列优点, 数字电路在电子设备或电子系统中得到了越来越广泛的应用, 计算机、计算器、电视机、音响系统、视频记录设备、光碟、长途电信及卫星系统等, 无一不采用了数字系统。

1.2 数 制

一. 几种常用的计数体制 1.十进制 (Decimal ) 2.二进制 (Binary )

3.十六进制 (Hexadecimal ) 与八进制(Octal ) 二. 不同数制之间的相互转换 1.二进制转换成十进制

例 1.2.1 将二进制数 10011.101转换成十进制数。

解:将每一位二进制数乘以位权,然后相加,可得

(10011.101)B =1×24+0×23+0×22+1×21+1×20+1×2-1+0×2-2+1×2-3

=(19.625) D 2. 十进制转换成二进制

可用“除 2取余”法将十进制的整数部分转换成二进制。 例 1.2.2 将十进制数 23转换成二进制数。

解: 根据“除 2取余”法的原理,按如下步骤转换

:

231152122222?-?-?-óà0?-?-?-óà1

?-?-?-óà1?-?-?-óà1?-?-?-óà10

b b b b b 01234

?á

è?′?Dò

则 (23) D =(10111) B

可用“乘 2取整”的方法将任何十进制数的纯小数部分转换成二进制数。 例 1.2.3 将十进制数(0.562) D 转换成误差 ε不大于 2-6

的二进制数。 解: 用“乘 2取整”法,按如下步骤转换

取整

0.562×2=1.124 ?? 1 ?? b -1

0.124×2=0.248 ?? 0 ?? b -2

0.248×2=0.496 ?? 0 ?? b -3

0.496×2=0.992 ?? 0 ?? b -4

0.992×2=1.984 ?? 1 ?? b -5

由于最后的小数 0.984>0.5,根据“四舍五入”的原则, b -6应为 1。因此 (0.562)D =(0.100011)B

其误差 ε<>

3.二进制转换成十六进制

由于十六进制基数为 16, 而 16=24, 因此, 4位二进制数就相当于 1位十六进制数。 因此,可用“ 4位分组”法将二进制数化为十六进制数。

例 1.2.4将二进制数 1001101.100111转换成十六进制数

解:(1001101.100111) B =(0100 1101.1001 1100)B =(4D .9C ) H

同理,若将二进制数转换为八进制数 , 可将二进制数分为 3位一组, 再将每组的 3位二进制数转换成一位 8进制即可。

4.十六进制转换成二进制

由于每位十六进制数对应于 4位二进制数,因此,十六进制数转换成二进制数,只 要将每一位变成 4位二进制数,按位的高低依次排列即可。

例 1.2.5将十六进制数 6E .3A 5转换成二进制数。

解: (6E .3A 5) H =(110 1110. 0011 1010 0101)B

同理,若将八进制数转换为二进制数 ,只须将每一位变成 3位二进制数,按位的 高低依次排列即可。

5.十六进制转换成十进制

可由“按权相加”法将十六进制数转换为十进制数。

例 1.2.6将十六进制数 7A .58转换成十进制数。

解: (7A .58) H =7×161+10×160+5×16-1+8×16— 2

=112+10+0.3125+0.03125=(122.34375)D

1.3 二—十进制码

由于数字系统是以二值数字逻辑为基础的,因此数字系统中的信息(包括数值、文 字、控制命令等)都是用一定位数的二进制码表示的,这个二进制码称为 代码 。

二进制编码方式有多种,二—十进制码,又称 BCD 码 (Binary-Coded-Decimal ) ,

是其中一种常用的码。

BCD 码——用二进制代码来表示十进制的 0~9十个数。

要用二进制代码来表示十进制的 0~9十个数, 至少要用 4位二进制数。 4位二进制 数有 16种组合,可从这 16种组合中选择 10种组合分别来表示十进制的 0~9十个数。 选哪 10种组合, 有多种方案, 这就形成了不同的 BCD 码。 具有一定规律的常用的 BCD 码见表 1.3.1。

表 1.3.1 常用 BCD 码

注意, BCD 码用 4位二进制码表示的只是十进制数的一位。如果是多位十进制数, 应先将每一位用 BCD 码表示,然后组合起来。

例 1.3.1将十进制数 83分别用 8421码、 2421码和余 3码表示。

解:由表 1.3.1可得

(83) D =(1000 0011)8421

(83) D =(1110 0011)2421

(83) D =(1011 0110) 余 3

还有一种常用的四位无权码叫格雷码(Gray ) ,其编码如表 1.3.2所示。这种码看似 无规律,它是按照“相邻性”编码的,即相邻两码之间只有一位数字不同。格雷码常用 于模拟量的转换中,当模拟量发生微小变化而可能引起数字量发生变化时,格雷码仅改 变 1位, 这样与其他码同时改变两位或多位的情况相比更为可靠, 可减少出错的可能性。 可用如图 1.3.1所示的四变量卡诺图(在第三章介绍)帮助记忆格雷码的编码方式。

表 1.3.2 格雷码

1.4 数字电路中的二极管与三极管

一. 二极管的开关特性 1.二极管开关的静态特性

图 1.4.1 二极管加正向电压

图 1.4.2

二极管加反向电压

可见,二极管在电路中表现为一个受外加电压 v i 控制的开关。当外加电压 v i 为一脉

F

K

V F

V

F

L

R I (a)

(b)

L

K

L

V

R

R V

R

L

(a)

(b)

G í

?1.3.1

冲信号时,二极管将随着脉冲电压的变化在“开”态与“关”态之间转换。这个转换过 程就是二极管开关的动态特性。

2.二极管开关的动态特性

t 0

V

F

V

R

v

i

t 1

t 0

I F

I R

1t

t s

t t

0.1R

I

i

(b)

(d)

L

(a)

t F

S

1

(c)

i

I

t

I

图 1.4.3 二极管开关的动态特性

反向恢复过程——二极管

从正向导通转为反向截止所经

过的转换过程。

图中:t s 为存储时间, t t

称为渡越时间, t re =t s 十 t t 称为

反向恢复时间 。

3. 产生反向恢复过程的原

因

产生反向恢复过程的的原

因是电荷存储效应。

+-????

P N

o???2?

(a)

(b)

x

二.三极管的开关特性 1.三极管的三种工作状态

三极管电路如、三极管的输出特性曲线及负载线如图所示。

图 1.4.5 BJT 的三种工作状态

(a) 电路 (b )三种工作状态图解

(1)当输入电压 V I 小于三极管发射结死区电压时, I B =I CBO ≈ 0, I C =I CEO ≈ 0, V CE

≈ V CC ,三极管工作在截止区,对应图 1.4.5(b )中的 A 点。

三极管工作在截止区的特点就是电流很小, 集电极回路中的 c 、 e 之间近似开路, 相 当于开关断开。

(2)当输入电压 V I 为正值且大于死区电压时,三极管导通。若 V I 远大于发射结的 正向压降 V BE (硅管为 0.7V ) ,则有

b

I

b B E I B R V R V V I ≈

-=

此时,若逐渐减小 R b ,则 I B 逐渐增大, I C 逐渐增大, V CE 逐渐减小,工作点沿着负 载线由 A 点→ B 点→ C 点→ D 点向上移动。在此期间,三极管工作在放大区,其特点为 I C =βI B 。三极管在模拟电路中作放大用时就工作在这种状态。

(3)保持 V I 不变,继续减小 R b ,当 V CE =0.7V 时,集电结由反偏变为零偏,称为 临界饱和状态,对应图 1.4.5(b )中的 E 点。此时的集电极电流称为集电极饱和电流, 用 I CS 表示,基极电流称为基极临界饱和电流,用 I BS 表示,有

C

CC

C 0.7V -R V R V I CC CS ≈=

C

C C

C S

B S R V I I ββ

=

=

若再减小 R b , I B 会继续增加,但 I C 已接近于最大值 V CC /R C ,受 V CC 和 R C 的限制,

CE

CC

V CC V /RC

I 0.7V

(a)

(b)

不会再随 I B 的增加按 β关系增加,三极管进入饱和状态。所以三极管工作在饱和状态的 条件为

I B >I BS

进入饱和状态后, I B 增加时 I C 会略有增加, V CE <0.7v ,集电结变为正向偏置。所="" 以也常把集电结和发射结均正偏作为三极管工作在饱和状态的条件。饱和时的="" v="" ce="" 电压="" 称为饱和压降="" v="" ces="" ,其典型值为:v="" ces="" ≈="" 0.3v="">

三极管工作在饱和区的特点就是 V CES 很小,集电极回路中的 c 、 e 之间近似短路, 相当于开关闭合。

表 1.4.1 NPN 型三极管三种工作状态的特点

例 1.4.1电路及参数如图 1.4.6所示,设输入电压 V I =3V ,三极管的 V BE =0.7V 。

(1)若 β=60,试判断三极管是否饱和,并求出 I C 和 V O 的值。

(2)将 R C 改为 6.8k ,重复以上计算。

(3)将 R C 改为 6.8k Ω,再将 R b 改为 60k Ω,重复 以上计算。

(4) 将 R C 改为 6.8k Ω, 再将 β改为 100, 重复以 上计算。

解: 根据饱和条件 I B >I BS 解题。

(1) ) m A 0.023(1000.7

-3B ≈=I

) m A 0.020(106012C CC BS ≈?==R V I β

∵ I B >I BS ∴三极管饱和。

) m A 1.2(1012

C CC CS C ≈=

==R V I I V 3. 0CES O ≈=V V 。

(2) I B 不变,仍为 0.023mA ) m A 0.029(6.8

6012

C CC BS ≈?==

R V I β ∵ I B

)

mA 1.4(0.02360B ≈?=?=I I C β

) V 2.48(6.81.4-12-C C C C C E O ≈?=?==R I V V V 。 (3) ) mA 0.038(60

0.7

-3B ≈=

I I BS ≈ 0.029 mA ∵ I B >I BS ∴三极管饱和。

) m A 1.76(6.8

12

C CC CS ≈===R V I I C

V 3. 0CES O ≈=V V 。

(4) ) mA 0.0176(6.8

10012

C C C B S ≈?==

R V I β IB ≈ 0.023mA ∵ I B >I BS ∴三极管饱和。

) m A 1.76(6.8

12

C CC CS ≈===R V I I C

V 3. 0CES O ≈=V V 。

由上例可见, R b 、 R C 、 β等参数都能决定三极管是否饱和。 将式 (1.4.3) 、 (1.4.5) 代入式(1.4.6) ,则饱和条件变为:

b

I R V >C CC

R V

β

) 图1.4.6 例1.4.1电路

即 在 V I 一定(要保证发射结正偏)和 V CC 一定的条件下, R b 越小, β越大, R C 越大, 三极管越容易饱和。在数字电路中总是合理地选择这几个参数,使三极管在导通时为饱 和导通。

2.三极管开关的动态特性

同二极管一样,给三极管加上脉冲信号,三极管时而截止,时而饱和导通。三极管 在两种状态之间相互转换时,其内部电荷也有一个“消散”和“建立”的过程,也需要 一定的时间。这就是我们要研究的动态特性。

为描述其动态过程,引入如下 4个开关参数:

延迟时间 t d ——从输入信号 v i 正跳变的瞬间开始,到集电极电流 i C 上升到 0.1I CS

所需的时间。 是给发射结的结电容充电。使空间电荷区逐渐由宽变窄所需要的时间。

上升时间 t r ——集电极电流从 0.1I CS 上升到 0.9I CS 所需的时间。 是给发射结的扩散 电容充电,即在基区逐渐积累电子,形成一定的浓度梯度所需的时间。

0.10.9V 1

I I CS

I CS

I CS I d

(a)

(b)

(c)

存储时间 t s ——从输入信号 v i 下跳变的瞬间开始,到集电极电流 i C 下降到 0.9I CS 所需的时间。 是消散超量存储电荷所需的时间。饱和越深,超量存储电荷越多,存贮时 间 t S 越长;而反向基极电流越大,超量存贮电和消散得越快, t S 越短。

下降时间 t f ——集电极电流从 0.9I CS 下降到 0.1I CS 所需的时间。 是继续消散临界饱 和状态时为建立浓度梯度而在基区中积累的电荷,即给发射结的扩散电容放电所需的时 间。

其中:t d 和 t r 之和称为 开通时间 t on ,即 t on = t d +t r ;

t s 和 t f 之和称为 关闭时间 t off ,即 t off = t s +t f 。

三极管的开启时间和关闭时间总称为三极管的开关时间,一般为几个纳秒到几十纳 秒。三极管的开关时间对电路的开关速度影响很大,开关时间越小,电路的开关速度越 高。

1.5 基本逻辑运算

数字电路实现的是逻辑关系。逻辑关系是指某事物的条件(或原因)与结果之间的 关系。逻辑关系常用逻辑函数来描述。

一. 基本逻辑运算

逻辑代数中只有三种基本运算:与、或、非。

1.与运算

V

L

(a)

A BL 2?±?o?2?±?o?2?áμ?

±?o?2?á2?±?o?

±?o?

á±?o?±?o?

2?á2?±?o?

A BL

00

1

1

111

&

A

B

L=A?¤B

(b)

(c)

(d)

与运算——只有当决定一件事情的条件全部具备之后,这件事情才会发生。我们把 这种因果关系称为与逻辑。

(1)可以用列表的方式表示上述逻辑关系,称为 真值表 。

(2)如果用二值逻辑 0和 1来表示,并设 1表示开关闭合或灯亮; 0表示开关不闭 合或灯不亮,则得到如图 1.5.1(c )所示的表格,称为 逻辑真值表 。

(3)若用逻辑表达式来描述,则可写为 B

A

L ?

=

与运算的规则为:“ 输入有 0,输出为 0;输入全 1,输出为 1” 。

(4) 在数字电路中能实现与运算的电路称为 与门电路 , 其逻辑符号如图 (d ) 所示。 与运算可以推广到多变量:?

?

?

=C

B

A

L ??

2.或运算

或运算——当决定一件事情的几个条件中,只要有一个或一个以上条件具备,这件 事情就会发生。我们把这种因果关系称为 或逻辑 。

V

L

(a)

L 2?±

?o?2?±

?o?2?áμ?±

?o?á2?±

?o?

±

?o?

á±

?o?±

?o?

á2?±

?o?

A B

00

1

1

1

1

111

A

B

L=A+B

(b)

(c)

(d)

?Y1

L=A+B

?a1×?a1×B

A

图 1.5.2 或逻辑运算 (a )电路图 (b )真值表 (c )逻辑真值表 (d )逻辑符号 或运算的真值表如图 1.5.2(b )所示,逻辑真值表如图 1.5.2(c )所示。若用逻辑 表达式来描述,则可写为

L =A +B

或运算的规则为:“ 输入有 1,输出为 1;输入全 0,输出为 0” 。

在数字电路中能实现或运算的电路称为 或门电路 , 其逻辑符号如图 (d ) 所示。 或运 算也可以推广到多变量:+++=C B A L ??

3.非运算

非运算——某事情发生与否,仅取决于一个条件,而且是对该条件的否定。即条件 具备时事情不发生;条件不具备时事情才发生。

例如图 1.5.3(a )所示的电路,当开关 A 闭合时,灯不亮;而当 A 不闭合时,灯 亮。其真值表如图 1.5.3(b )所示,逻辑真值表如图 1.5.3(c )所示。若用逻辑表达式 来描述,则可写为 :A L =

非运算的规则为:10=; 01=。

在数字电路中实现非运算的电路称为 非门电路 ,其逻辑符号如图 1.5.3(d )所示。

?a1×(d)

L=A(c)

(b)

1L=A

1

2?±?o?

A 0±?o?

2?áμ?L A

á

(a)

L

A A L=A

1

1

图 1.5.3 非逻辑运算 (a )电路图 (b )真值表 (c )逻辑真值表 (d )逻辑符号

二. 其他常用逻辑运算

任何复杂的逻辑运算都可以由这三种基本逻辑运算组合而成。在实际应用中为了减 少逻辑门的数目,使数字电路的设计更方便,还常常使用其他几种常用逻辑运算。

1.与非

与非是由与运算和非运算组合而成,如图 1.5.4所示。

11A B1

111L=A?¤B A 0L=A?¤B

&

0B

1(a)

(b)

00

图 1.5.4 与非逻辑运算 (a )逻辑真值表 (b )逻辑符号

2.或非

或非是由或运算和非运算组合而成,如图 1.5.5所示。

L=A+B1000

(b)

B

A 0A B00101(a)

11

L=A+B

?

Y1

图 1.5.5 或非逻辑运算 (a )逻辑真值表 (b )逻辑符号

3.异或

异或是一种二变量逻辑运算,当两个变量取值相同时,逻辑函数值为 0;当两个变 量取值不同时,逻辑函数值为 1。异或的逻辑真值表和相应逻辑门的符号如图 1.5.6所 示。

0A B00(b)

11110

A B

(a)

L=A10=1

1

0A B B

图 1.5.6 异或逻辑运算 (a )逻辑真值表 (b )逻辑符号

1.6 逻辑函数及其表示方法

描述逻辑关系的函数称为逻辑函数, 前面讨论的与、或、非、与非、或非、异或都 是逻辑函数。 逻辑函数是从生活和生产实践中抽象出来的, 但是只有那些能明确地用 “是” 或“否”作出回答的事物,才能定义为逻辑函数。

一.逻辑函数的建立

例 1.6.1三个人表决一件事情,结果按“少数服从多数”的原则决定,试建立该 逻辑函数。

解:第一步:设置自变量和因变量。将三人的意见设置为自变量 A 、 B 、 C ,并规定 只能有同意或不同意两种意见。将表决结果设置为因变量 L ,显然也只有两个情况。 第二步:状态赋值。对于自变量 A 、 B 、 C 设:同意为逻辑 “ 1” , 不同意为逻辑“ 0” 。 对于因变量 L 设:事情通过为逻辑“ 1” ,没通过为逻辑“ 0” 。

第三步:根据题义及上述规定列出函数的真值表如表 1.6.1所示。

由真值表可以看出,当自变量 A 、 B 、 C 取确定值后,因变量 L 的值就完全确定了。 所以, L 就是 A 、 B 、 C 的函数。 A 、 B 、 C 常称为输入逻辑变量, L 称为输出逻辑变量。 一般地说,若输入逻辑变量 A 、 B 、 C …的取值确定以后,输出逻辑变量 L 的值也唯 一地确定了,就称 L 是 A 、 B 、 C …的逻辑函数,写作:

L =f (A , B , C …)

逻辑函数与普通代数中的函数相比较,有两个突出的特点:

(1)逻辑变量和逻辑函数只能取两个值 0和 1。

(2)函数和变量之间的关系是由“与” 、 “或” 、 “非”三种基本运算决定的。 表 1.6.1 例 1.6.1真值表

二. 逻辑函数的表示方法

一个逻辑函数有四种表示方法,即真值表、函数表达式、逻辑图和卡诺图。这里先

介绍前三种。

1.真值表

真值表是将输入逻辑变量的各种可能取值和相应的函数值排列在一起而组成的表 格。为避免遗漏,各变量的取值组合应按照二进制递增的次序排列。

真值表的特点:

(1)直观明了。输入变量取值一旦确定后,即可在真值表中查出相应的函数值。 (2) 把一个实际的逻辑问题抽象成一个逻辑函数时, 使用真值表是最方便的。 所以, 在设计逻辑电路时,总是先根据设计要求列出真值表。

(3)真值表的缺点是,当变量比较多时,表比较大,显得过于繁琐。 2.函数表达式

函数表达式就是由逻辑变量和“与” 、 “或” 、 “非”三种运算符所构成的表达式。 由真值表可以转换为函数表达式,方法为:在真值表中依次找出函数值等于 1的变 量组合, 变量值为 1的写成原变量, 变量值为 0的写成反变量, 把组合中各个变量相乘。 这样,对应于函数值为 1的每一个变量组合就可以写成一个乘积项。然后,把这些乘积 项相加,就得到相应的函数表达式了。例如,用此方法可以直接由表 1.6.1写出“三人 表决”函数的逻辑表达式:

ABC C AB C B A BC A L +++=

反之,由表达式也可以转换成真值表,方法为:画出真值表的表格,将变量及变量 的所有取值组合按照二进制递增的次序列入表格左边,然后按照表达式,依次对变量的 各种取值组合进行运算,求出相应的函数值,填入表格右边对应的位置,即得真值表。 例 1.6.2 列出函数 B A B A L ?+?=的真值表。

解:该函数有两个变量,有 4种取值的可能组合,将他们按顺序排列起来即得真值 表,如表 1.6.2所示。

表 1.6.2 B A B A L ?+?=的真值表

3.逻辑图

逻辑图就是由逻辑符号及它们之间的连线而构成的图形。 由函数表达式可以画出其相应的逻辑图。

例 1.6.3 画出逻辑函数 B A B A L ?+?=的逻辑图。

解:如图 1.6.1所示。

由逻辑图也可以写出其相应的函数表达式。

例 1.6.4 写出如图 1.6.2所示逻辑图的函数表达式。

A B

L

C

B A

L

图 1.6.1 例 1.6.3的逻辑图 图 1.6.2 例 1.6.4的逻辑图

解:该逻辑图是由基本的“与” 、 “或”逻辑符号组成的,可由输入至输出逐步写出 逻辑表达式:AC BC AB L ++=

本章小结

1.数字信号在时间上和数值上均是离散的。对数字信号进行传送、加工和处理的 电路称为数字电路。由于数字电路是以二值数字逻辑为基础的,即利用数字 1和 0来表 示信息,因此数字信息的存储、分析和传输要比模拟信息容易。

2.数字电路中用高电平和低电平分别来表示逻辑 1和逻辑 0,它和二进制数中的 0和 1正好对应。因此,数字系统中常用二进制数来表示数据。在二进制位数较多时,常 用十六进制或八进制作为二进制的简写。各种计数体制之间可以相互转换。

3. 常用 BCD 码有 8421码、 242l 码、 542l 码、 余 3码等,其中 842l 码使用最广泛。 另外,格雷码(Gray )由于可靠性高,也是一种常用码。

4.在数字电路中,半导体二极管、三极管一般都工作在开关状态,即工作于导通 (饱和)和截止两个对立的状态,来表示逻辑 1和逻辑 0。影响它们开关特性的主要因 素是管子内部电荷存储和消散的时间。

5.逻辑运算中的三种基本运算是与、或、非运算。分析数字电路或数字系统的数 学工具是逻辑代数。

6.描述逻辑关系的函数称为逻辑函数,逻辑函数是从生活和生产实践中抽象出来 的,只有那些能明确地用“是”或“否”作出回答的事物,才能定义为逻辑函数。逻辑 函数中的变量和函值都只能取 0或 1两个值。

7.常用的逻辑函数表示方法有真值表、函数表达式 、逻辑图等,它们之间可以任 意地相互转换。

转载请注明出处范文大全网 » 数字电路技术基础目录