范文一:闪速存储器
闪速存储器
, 来源:互联网 点击数:579 更新时间:2006-8-21 ,
一、 闪速存储器的特点
闪速存储器(Flash Memory)是一类非易失性存储器NVM(Non-Volatile Memory)即使在供电电源关闭后仍能保持片内信息;而诸如DRAM、SRAM这类易失性存储器,当供电电源关闭时片内信息随即丢失。 Flash Memory集其它类非易失性存储器的特点:与EPROM相比较,闪速存储器具有明显的优势——在系统电可擦除和可重复编程,而不需要特殊的高电压(某些第一代闪速存储器也要求高电压来完成擦除和/或编程操作);与EEPROM相比较,闪速存储器具有成本低、密度大的特点。其独特的性能使其广泛地运用于各个领域,包括嵌入式系统,如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件,同时还包括新兴的语音、
图像、数据存储类产品,如数字相机、数字录音机和个人数字助理(PDA)。
二、 闪速存储器的技术分类
全球闪速存储器的主要供应商有AMD、ATMEL、Fujistu、Hitachi、Hyundai、Intel、Micron、Mitsubishi、Samsung、SST、SHARP、TOSHIBA,由于各自技术架构的不同,分为几大阵营。
1 NOR技术
NOR
NOR技术(亦称为Linear技术)闪速存储器是最早出现的Flash Memory,目前仍是多数供应商支持的技术架构。它源于传统的EPROM器件,与其它Flash Memory技术相比,具有可靠性高、随机读取速度快的优势,在擦除和编程操作较少而直接执行代码的场合,尤其是纯代码存储的
应用中广泛使用,如PC的BIOS固件、移动电话、硬盘驱动器的控制存储器等。
NOR技术Flash Memory具有以下特点:(1) 程序和数据可存放在同一芯片上,拥有独立的数据总线和地址总线,能快速随机读取,允许系统直接从Flash中读取代码执行,而无需先将代码下载至RAM中再执行;(2) 可以单字节或单字编程,但不能单字节擦除,必须以块为单位或对整片执行擦除操作,在对存储器进行重新编程之前需要对块或整片进行预编程和擦除操作。由于NOR技术Flash Memory的擦除和编程速度较慢,而块尺寸又较大,因此擦除和编程操作所花费的时间很长,在纯数据存储和文件存储的应用中,NOR技术显得力不从心。不过,仍
有支持者在以写入为主的应用,如CompactFlash卡中继续看好这种技术。
Intel公司的StrataFlash家族中的最新成员——28F128J3,是迄今为止采用NOR技术生产的存储容量最大的闪速存储器件,达到128Mb(位),对于要求程序和数据存储在同一芯片中的主流应用是一种较理想的选择。该芯片采用0.25μm制造工艺,同时采用了支持高存储容量和低成本的MLC技术。所谓MLC技术(多级单元技术)是指通过向多晶硅浮栅极充电至不同的电平来对应不同的阈电压,代表不同的数据,在每个存储单元中设有4个阈电压(00/01/10/11),因此可以存储2b信息;而传统技术中,每个存储单元只有2个阈电压(0/1),只能存储1b信息。在相同的空间中提供双倍的存储容量,是以降低写性能为代价的。Intel通过采用称为VFM
(虚拟小块文件管理器)的软件方法将大存储块视为小扇区来管理和操作,在一定程度上改善
了写性能,使之也能应用于数据存储中。
DINOR
DINOR(Divided bit-line NOR)技术是Mitsubishi与Hitachi公司发展的专利技术,从一定程度上改善了NOR技术在写性能上的不足。DINOR技术Flash Memory和NOR技术一样具有快速随机读取的功能,按字节随机编程的速度略低于NOR,而块擦除速度快于NOR。这是因为NOR技术Flash Memory编程时,存储单元内部电荷向晶体管阵列的浮栅极移动,电荷聚集,从而使电位从1变为0;擦除时,将浮栅极上聚集的电荷移开,使电位从0变为1。而DINOR技术Flash Memory在编程和擦除操作时电荷移动方向与前者相反。DINOR技术Flash Memory在执行擦除操作时无须对页进行预编程,且编程操作所需电压低于擦除操作所需电压,这与NOR技术相
反。
尽管DINOR技术具有针对NOR技术的优势,但由于自身技术和工艺等因素的限制,在当前闪速存储器市场中,它仍不具备与发展数十年,技术、工艺日趋成熟的NOR技术相抗衡的能力。目前DINOR技术Flash Memory的最大容量达到64Mb。Mitsubishi公司推出的DINOR技术器件——M5M29GB/T320,采用Mitsubishi和Hitachi的专利BGO技术,将闪速存储器分为四个存储区,在向其中任何一个存储区进行编程或擦除操作的同时,可以对其它三个存储区中的一个进行读操作,用硬件方式实现了在读操作的同时进行编程和擦除操作,而无须外接EEPROM。由于有多条存取通道,因而提高了系统速度。该芯片采用0.25μm制造工艺,不仅快速读取速度达到80ns,而且拥有先进的省电性能。在待机和自动省电模式下仅有033μW功耗,当任何地址线或片使能信号200ns保持不变时,即进入自动省电模式。对于功耗有严格限制和有快速读取要求的应用,如数字蜂窝电话、汽车导航和全球定位系统、掌上电脑和顶置盒、便携式电脑、
个人数字助理、无线通信等领域中可以一展身手。
2 NAND技术
NAND
Samsung、TOSHIBA和Fujistu支持NAND技术Flash Memory。这种结构的闪速存储器适合于纯数据存储和文件存储,主要作为SmartMedia卡、CompactFlash卡、PCMCIA ATA卡、固态
盘的存储介质,并正成为闪速磁盘技术的核心。
NAND技术Flash Memory具有以下特点:(1) 以页为单位进行读和编程操作,1页为256或512B(字节);以块为单位进行擦除操作,1块为4K、8K或16KB。具有快编程和快擦除的功能,其块擦除时间是2ms;而NOR技术的块擦除时间达到几百ms。(2) 数据、地址采用同一总线,实现串行读取。随机读取速度慢且不能按字节随机编程。(3) 芯片尺寸小,引脚少,是位成本(bit cost)最低的固态存储器,将很快突破每兆字节1美元的价格限制。(4) 芯片包含有失效块,其数目最大可达到3~35块(取决于存储器密度)。失效块不会影响有效块的性能,但设计者需要将失效块在地址映射表中屏蔽起来。 Samsung公司在1999年底开发出世界上第一颗1Gb NAND技术闪速存储器。据称这种Flash Memory可以存储560张高分辨率的照片或32首CD质量的歌曲,将成为下一代便携式信息产品的理想媒介。Samsung采用了许多DRAM的工
艺技术,包括首次采用0.15μm的制造工艺来生产这颗Flash。已经批量生产的K9K1208UOM采
用018μm工艺,存储容量为512Mb。
UltraNAND
AMD与Fujistu共同推出的UltraNAND技术,称之为先进的NAND闪速存储器技术。它与NAND标准兼容:拥有比NAND技术更高等级的可靠性;可用来存储代码,从而首次在代码存储的应用中体现出NAND技术的成本优势;它没有失效块,因此不用系统级的查错和校正功能,能更有
效地利用存储器容量。
与DINOR技术一样,尽管UltraNAND技术具有优势,但在当前的市场上仍以NAND技术为主流。UltraNAND 家族的第一个成员是AM30LV0064,采用0.25μm制造工艺,没有失效块,可在至少104次擦写周期中实现无差错操作,适用于要求高可靠性的场合,如电信和网络系统、个人数字助理、固态盘驱动器等。研制中的AM30LV0128容量达到128Mb,而在AMD的计划中UltraNAND技术Flash Memory将突破每兆字节1美元的价格限制,更显示出它对于NOR技术的价格
优势。
3 AND技术
AND技术是Hitachi公司的专利技术。Hitachi和Mitsubishi共同支持AND技术的Flash Memory。AND技术与NAND一样采用“大多数完好的存储器”概念,目前,在数据和文档存储领域
中是另一种占重要地位的闪速存储技术。
Hitachi和Mitsubishi公司采用0.18μm的制造工艺,并结合MLC技术,生产出芯片尺寸更小、存储容量更大、功耗更低的512Mb-AND Flash Memory,再利用双密度封装技术DDP(Double Density Package Technology),将2片512Mb芯片叠加在1片TSOP48的封装内,形成一片1Gb芯片。HN29V51211T具有突出的低功耗特性,读电流为2mA,待机电流仅为1μA,同时由于其内部存在与块大小一致的内部RAM 缓冲区,使得AND技术不像其他采用MLC的闪速存储器技术那样写入性能严重下降。Hitachi公司用该芯片制造128MB的MultiMedia卡和2MB的PC-ATA卡,用于智能电话、个人数字助理、掌上电脑、数字相机、便携式摄像机、便携式音乐播放
机等。
4 由EEPROM派生的闪速存储器
EEPROM具有很高的灵活性,可以单字节读写(不需要擦除,可直接改写数据),但存储密度小,单位成本高。部分制造商生产出另一类以EEPROM做闪速存储阵列的Flash Memory,如ATMEL、SST的小扇区结构闪速存储器(Small Sector Flash Memory)和ATMEL的海量存储器(Data-Flash Memory)。这类器件具有EEPROM与NOR技术Flash Memory二者折衷的性能特点:(1) 读写的灵活性逊于EEPROM,不能直接改写数据。在编程之前需要先进行页擦除,但与NOR技术Flash Memory的块结构相比其页尺寸小,具有快速随机读取和快编程、快擦除的特点。(2) 与EEPROM比较,具有明显的成本优势。(3) 存储密度比EEPROM大,但比NOR技术Flash Memory小,如Small Sector Flash Memory的存储密度可达到4Mb,而32Mb的DataFlash Memory芯片有试用样品提供。正因为这类器件在性能上的灵活性和成本上的优势,使其在如今闪
速存储器市场上仍占有一席之地。
Small Sector Flash Memory采用并行数据总线和页结构(1页为128或256B),对页执行读写操作,因而既具有NOR技术快速随机读取的优势,又没有其编程和擦除功能的缺陷,适合
代码存储和小容量的数据存储,广泛地用以替代EPROM。
DataFlash Memory是ATMEL的专利产品,采用SPI串行接口,只能依次读取数据,但有利于降低成本、增加系统的可靠性、缩小封装尺寸。主存储区采取页结构。主存储区与串行接口之间有2个与页大小一致的SRAM数据缓冲区。特殊的结构决定它存在多条读写通道:既可直接从主存储区读,又可通过缓冲区从主存储区读或向主存储区写,两个缓冲区之间可以相互读或写,主存储区还可借助缓冲区进行数据比较。适合于诸如答录机、寻呼机、数字相机等能接受
串行接口和较慢读取速度的数据或文件存储应用。
三、 发展趋势
存储器的发展都具有更大、更小、更低的趋势,这在闪速存储器行业表现得尤为淋漓尽致。随着半导体制造工艺的发展,主流闪速存储器厂家采用018μm,甚至0.15μm的制造工艺。借助于先进工艺的优势,Flash Memory的容量可以更大:NOR技术将出现256Mb的器件,NAND和AND技术已经有1Gb的器件;同时芯片的封装尺寸更小:从最初DIP封装,到PSOP、SSOP、TSOP封装,再到BGA封装,Flash Memory已经变得非常纤细小巧;先进的工艺技术也决定了存储器的低电压的特性,从最初12V的编程电压,一步步下降到5V、3.3V、27V、1.8V单电压
供电。这符合国际上低功耗的潮流,更促进了便携式产品的发展。
另一方面,新技术、新工艺也推动Flash Memory的位成本大幅度下降:采用NOR技术的Intel公司的28F128J3价格为25美元,NAND技术和AND技术的Flash Memory将突破1MB 1美
元的价位,使其具有了取代传统磁盘存储器的潜质。
世界闪速存储器市场发展十分迅速,其规模接近DRAM市场的1/4,与DRAM和SRAM一起成为存储器市场的三大产品。Flash Memory的迅猛发展归因于资金和技术的投入,高性能低成本
的新产品不断涌现,刺激了Flash Memory更广泛的应用,推动了行业的向前发展。
(综合电子论坛)
范文二:闪速存储器
新型大容量闪存芯片,K9K2GXXU0M 摘要:,,,,,,,,,,是三星公
司生产的大容量闪存芯片,它的单片容
量可高达,,,,。文中主要介绍了,
,,,,,,,,,的特性、管脚功能
和操作指令,重点说明了,,,,,,
,,,,闪存的各种工作状态,并给出
了它们的工作时序。
关键词:
闪存;,,,,,,,,,,;大容量
Flash
闪存(,,,,, ,,,,,,闪烁存
储器)是一种可以进行电擦写,并在掉电后信
息不丢失的存储器,同时该存储器还具有不挥
发、功耗低、擦写速度快等特点,因而可广泛
应用于外部存储领域,如个人计算机和,,
,、数码照相机等。但随着闪存应用的逐渐广
泛,对闪存芯片容量的要求也越来越高,原来
,,,、,,,的单片容量已经不能再满足人
们的要求了。而 ,,,,,,,,,,的出
现则恰好弥补了这一不足。,,,,,,,,,,是三星公司开发的目前单片容量最大的闪存芯片,它的单片容量高达,,,,,同时还提供有,,额外容量。该闪存芯片是通过与非单元结构来增大容量的。芯片容量的提高并没有削弱,,,,,,,,,,的功能,它可以在,,,μ,内完成一页,,,,个字节的编程操作,还可以在,,,内完成,,,, 字节的擦除操作,同时数据区内的数据能以,,,,,,,,,的速度读出。
,,,,,,,,,,大容量闪存芯片的,,,口既可以作为地址的输入端,也可以作为数据的输入,输出端,同时还可以作为指令的输入端。芯片上的写控制器能自动控制所有编程和擦除操作,包括提供必要的重复脉冲、内部确认和数据空间等。
, ,,,,,,,,,,的性能参数
,,,,,,,,,,的主要特点如下:
?采用,(,,电源;
?芯片内部的存储单元阵列为(,,,,,,(,,,,),,,×,,,,,数据寄存器和缓冲存储器均为(,,,,,),,,×,,,,;
?具有指令,地址,数据复用的,,,口;
?在电源转换过程中,其编程和擦除指令均可暂停;
?由于采用可靠的,,,,移动门技术,使得芯片最大可实现,,,,,编程,擦除循环,该技术可以保证数据保存,,年而不丢失。
1
表,所列是,,,,,,,,,,闪存芯片的编程和擦除特性参数。表中的,,,,,的最长时间取决于内部编程完成和数据存入之间的间隔。
表1 K9K2GXXU0M的编程和擦除特性
参 数 符 号 最 短 典 型 最 长 单 位 编程时间 tPROG 300 700 μs 缓存编程的虚拟忙时间 tCBSY 3 700 μs
主列 4 周期 在同一页中的局部编程循NOP 环 空列 4 周期 块擦除时间 tBERS 2 3 ms , ,,,,,,,,,,的管脚说明
,,,,,,,,,,有,,个引脚,其引脚排列如图,所示。具体功能如下:
,,,,,,,,,:数据输入输出口,,,,口常用于指令和地址的输入以及数据的输入,输出,其中数据在读的过程中输入。当芯片没有被选中或不能输出时,,,,口处于高阻态。
,,,:指令锁存端,用于激活指令到指令寄存器的路径,并在,,上升沿且,,,为高电平时将指令锁存。
,,,:地址锁存端用于激活地址到内部地址寄存器的路径,并在,,上升沿且,,,为高电平时,地址锁存。
,,:片选端用于控制设备的选择。当设备忙时,,为高电平而被忽略,此时设备不能回到备用状态。
,,:读使能端,用于控制数据的连续输出,并将数据送到,,,总线。只有在,,的下降沿时,输出数据才有效,同时,它还可以对内部数据地址进行累加。
,,:写使能控制端,用于控制,,,口的指令写入,同时,通过该端口可以在,,脉冲的上升沿将指令、地址和数据进行锁存。
2
,,:写保护端,通过,,端可在电源变换中进行写保护。当,,为低电平时,其内部高电平发生器将复位。
图3 编程操作时序图
,, ,:就绪,忙输出,,, ,的输出能够显示设备的操作状态。,, ,处于低电平时,表示有编程、擦除或随机读操作正在进行。操作完成后,,, ,会自动返回高电平。由于该端是漏极开路输出,所以即使当芯片没有被选中或输出被禁止时,它也不会处于高阻态。
,,,:通电读操作,用于控制通电时的自动读操作,,,,端接到,,,可实现通电自动读操作。
? ,,,:芯片电源端。
? ,,,:芯片接地端。
? ,,:悬空。
, ,,,,,,,,,,的坏块
闪存同其它固体存储器一样都会产生坏块。坏块是包含一位或多位无效位的块。在,,,,,,,,,,中坏块并不影响正常部分的工作,这是因为在,,,,,,,,,,中,各块之间是隔离的。坏块均可以通过地址的布置系统找到,而在,,,,,,,,,,中地址为,,,的第一块一定应当是正常的。坏块在大多数情况下也是可擦写的,并且一旦被擦掉就不可能恢复。因此,系统必须能根据坏块信息来识别坏块,并通过流程图建立坏块信息表,以防止坏块信息被擦除。
在闪存的使用中,可能会产生新的坏块,从而使正常工作出现一些错误。在擦除和编程操作后,如果出现读失败,应当进行块置换。块置换是由容量为一页的缓冲器来执行的,可以通过发现一个可擦的空块和重新对当前数据对象进行编程来复制块中的剩余部分。为了提高存储空间的使用效率,当由单个字节错误而引起的读或确认错误时,应由,,,收回而不要进行任何块置换。
, ,,,,,,,,,,的工作状态
,(, 按页读操作
,,,,,,,,,,的默认状态为读状态。读操作是以通过,个地址周期将,,,地址写到指令寄存器为开始指令,一旦该指令被锁存,就不能在下页中写入读操作了。
当地址变化时,随机读操作可以将选定页中的,,,,字节数据在,,μ,内存入数据寄存器中。系统可以通过分析,, ,脚的输出来判断数据转移是否完成。而存入数据寄存器的数据可以很快地被读出,如一页的数据通过连续的,,脉冲可以在,,,,内读出。
可以通过写入随机数据输出指令来从一页中随机地输出数据。数据地址可以从将要输出的数据地址中通过随机输出指令自动找到下一个地址。随机数据输出操作可以多次使用。图,给出了读操作的时序图。
,(, 页编程
,,,,,,,,,,的编程是按页进行的,但它在单页编程周期中支持多个部分页编程,而部分页的连续字节数为,,,,。写入页编程确认指令(,,,)即可开始编程操作,但写入指令(,,,)前还必须输入连续数据。
3
连续装载数据在写入连续数据输入指令(,,,)后,将开始,个周期的地址输入和数据装载,而字却不同于编程的数据,它不需要装载。芯片支持在页中随机输入数据,并可根据随机数据输入指令(,,,)自动变换地址。随机数据输入也可以多次使用。图,为其编程操作时序图。
,(, 缓存编程
缓存编程是页编程的一种,可以由,,,,字节的数据寄存器执行,并只在一个块中有效。因为,,,,,,,,,,有一页缓存,所以当数据寄存器被编入记忆单元中时它便可以执行连续数据输入。缓存编程只有在未完成的编程周期结束且数据寄存器从缓存中传数后才能开始。通过,, ,脚可以判断内部编程是否完成。如果系统只用,, ,来监控程序的进程,那么,最后一页目标程序的次序则必须由当前页编程指令来安排。如果由缓存编程指令来安排,状态位必须在最后一个程序执行完和下一个操作开始前确定。图,为缓存编程操作时序图。
图4 缓存编程时序图
,(, 存储单元复录
该功能可以快速有效地改写一页中的数据而不需要访问外部存储器。因为消耗在连续访问和重新装载上的时间被缩短,因而系统的执行能力会提高。尤其当块的一部分被升级而剩下的部分需要复制到新的块中去时,它的优势就明显显示出来了。该操作是一个连续执行的读指令,但不用连续地到目的地址访问和复制程序。一个原始页地址指令为“,,,:的读操作,就可以把整个,,,,字节的数据转移到内部数据缓冲器中。当芯片返回就绪状态时,带有目的地址循环的页复制数据输入指令就会写入。而该操作中的错误程序会由“通过,失败”状态给出。但是,如果该操作的运行时间过长,将会由于数据丢失而引起位操作错误,从而导致外部错误“检查,纠正”设备检查失效。由于这个原因,该操作应使用两位错误纠正。图,给出了存储单元复录操作的时序图。
,(, 块擦除
,,,,,,,,,,的擦除操作是以块为基础进行的。块地址装载将从一个块擦除指令开始,并在两个循环内完成。实际上,当地址线,,,,,,,悬空时,只有地址线,,,,,,,可用。装入擦除确认指令和块地址即可开始擦除。该操作必须按此顺序进行,以免存储器中的内容受到外部噪声的影响而出现擦除错误。图,为块擦除操作的时序图。
,(, 读状态
,,,,,,,,,,内的状态寄存器可以确认编程和擦除操作是否成功完成。在写入指令(,,,)到指令寄存器后,读循环会把状态寄存器的内容在,,或,,的下降沿输出到,,,。而在新的指令到达前,指令寄存器将保持读状态,因此如果状态寄存器在一个随机读循环中处于读状态,那么在读循环开始前应给出一个读指令。
图5和图6
, 结束语
由于闪存具有非易失性、可电擦写、掉电后数据不丢失等特点,所以得到越来越广泛的应用。同时随着闪存使用的广泛,对它容量的要求也越来越高。而,,,,,,,,,,的出现则填补了大容量闪存芯片的空白。,,,,,,,,,,除具有容量大的优点外,也
4
可以在,,,μ,内完成一页,,,,,,,,的编程操作,并可在,,,内完成,,,, ,,,,的擦除操作,因此,,,,,,,,,,是目前外部存储的领域的一种非常好的存储芯片。
嵌入式系统中的Flash存储管理
摘要:以TRI公司的基于NOR Flash的Flash管理软件FMM为例,详细介绍嵌入式系统中如何根据Flash的物理特性来进行Flash存储管理。
关键词:
嵌入式系统 Flash FMM
引言
在当前数字信息技术和网络技术高速发展的后PC(Post-PC)时代,嵌入式系统已经广泛地渗透到科学研究、工程设计、军事技术、各类产业和商业文件艺术、娱乐业以及人们的日常生活等方方面面中。随着嵌入式系统越来越广泛的应用,嵌入式系统中的数据存储和数据管理已经成为一个重要的课题摆在设计人员面前。
Flash存储器作为一种安全、快速的存储体,具有体积小、容量大、成本低、掉电数据不丢失等一系列优点。目前已经逐步取代其它半导体存储元件,成为嵌入式系统中主要数据和程序载体。
作为嵌入式系统的一部分,Flash存储管理的主要功能是针对Flash自身的物理特性,利用一些特定的算法来提高Flash的使用效率,加快操作速度和管理Flash各单元的使用频率。
1 Flash存储器简介
嵌入式系统中使用的Flash主要分为NOR和NAND两种类型。这里我们以NOR型Flash为例进行介绍。NOR型Flash主要特点如下:
*体积小、容量大,目前可以达到十几MB。
*掉电数据不丢失,数据可以保存10,100年。
*有独立的地址和数据总线,可以快速地通过总线读取数据。因此它具有和静态RAM相同的读取速度,既可以作为数据存储器也可以作为程序存储器使用。
*写入操作必须通过指令序列来完成,以字节(Byte)或字(Word)为单位,每写入一个Byte或Word需十几μs。
*擦除也通过指令序列完成,以块(Block)为单位,通常块的大小为64K。每擦除一个块需要十几ms。
*由于Flash有一定的使用寿命,一般为10,100万次。所以随着使用次数的增加,会有一些单元逐渐变得不稳定或失效,因此必须能够对其状态加以识别。
2 Flash存储管理的作用
5
由Flash特点可以看出,操作Flash需要注意以下几点:
*必须以几K,几十K的块为单位进行数据的操作;
*擦除操作耗时较多,应减少擦除操作;
*尽量避免频繁地对同一地址操作,以免造成局部单元提前损坏。
另外,大部分嵌入式操作系统所挂接的文件系统是建立在以扇区(Sector)为单位的磁盘操作基础上(通常为512字节/扇区)。因此也需要一段特殊
的Flash存储管理程序来解决以扇区为单位的文件系统接口和以
块为单位的Flash物理特性之间的矛盾;同时,完成各块之间的
擦写次数均衡和坏块管理等工作。Flash存储管理程序在系统中
的位置如图1所示。
本文以TRI公司的FMM为例,说明Flash存储管理模块和如
何完成这些功能的。
3 FMM介绍
FMM(Flash Media Manager)是由TRI公司开发的专门针对
NOR型Flash的管理软件,其主要特点如下:
*动态映射OS的逻辑扇区到物理地址;
*所有物理块进行寿命均衡,同时可记录Flash的擦写次数;
*掉电数据恢复,可以保证系统的稳定性;
创建坏块表进行坏块管理,保证系统的可靠性。
为了更好地介绍FMM的操作流程,这里先作几点说明。
(1)存储空间管理
为了实现以扇区为基础的数据管理,FMM首先对Flash中的块内存储空间逻辑上进行了重新定义,每个物理块内部又重新划分成了若干物理扇区。每个物理块内部又重新划分成了若干物理扇区。每个物理扇区由512+4字节=516(0x204)字节组成。512字节为有效数据空间,另外4字节(32位)用于存放逻辑扇区另和当前状态。定义如下:
扇区状态 逻辑扇区号 数字空间
4位 28位 125字节
扇区状态有4种,用于进行掉电数据恢复:
FREE—空扇区(0xF);
DVALID—扇区数据无效(0xE);
INUSE—扇区数据有效(0xC);
DIRTY—扇区数据无用,可擦除(0x8)。
以64K大小的块为例,可以计算出每个块中可以划分出127个扇区;另外,还会有4字节的空间,专门用于标志下一个被整理块。标记为0x80,否则为0xffffffff。
因此可以得出物理扇区和绝对地址之间的对应关系:
绝对地址=Flash基地址+物理扇区号×0x204+所在块号×4
(2)扇区分类
FMM中将扇区分为ID扇区和数据扇区两类:
?FMM会占用N个扇区作为标识ID(Identification)扇区,占用逻辑扇区号0,N。这一部分扇区是文件系统不能使用的,是FMM用于管理所占用的存储空间。因此文件系统所管理的逻辑扇区号必须从N+1开始。
ID扇区主要包含如下数据:FMM版本号、写入(擦除)次数EraseCount、用户标识和坏扇区表。
6
N的取值与坏扇区表的大小有关,每个FMM管理的物理扇区占用表中的1位。在每次存储数据时,可以通过查询表中的相应位来确定该扇区的有效性。
?数据扇区,用于存储数据。
(3)空间映射表(Mapping Table)
由于Flash不能像普通磁盘那样进行字节的修改,甚至不能以扇区为单位进行修改;而只能以块为单位进行修改;但如果只是简单将物理扇区和逻辑扇区一一对应,那么如果我们想对扇区修改就必须将整个块的内容都擦除,然后再将修改后的内容回写;势必会造成时间和Flash寿命的损失。因此,建立一个物理扇区号和逻辑扇区号的空间映射表,使逻辑扇区与物理扇区号进行动态的匹配。这样,在修改某个扇区的内容时只要将数据写入一个新的扇区,然后将原扇区标记为DIRTY就可以了。这样,还可以消除频繁修改某个扇区带来的寿命不均的影响。
映射表是建立在内存中的项数为M(扇区总数)的数组,每项占用4字节,用于存放对应的物理扇区号。当某项为空(NULL)时,认为该扇区空闲,未使用,如图2所示。 4 FMM模块操作
按功能,可以将FMM分解为4个
基本模块:格式化模块、初始化模块、
存取模块和空间整理模块。以下简单
扫描各模块的操作流程。
(1)格式化模块
对数据空间进行初级格式化,建
立ID扇区。该模块在第一次使用数据
盘之前调用,相当于低级格式化。过
程如下:
?调用FMM初始化模块,根据结
果判断该存储体是否含有FMM控制信
息。如果有,将擦除次数计数器
EraseCount加1,否则置为1。
?调用Flash驱动程序,将FMM
所管理的空间全部擦除。
?将Block0的标志置为0x80,
即下一个被整理的Block,也是第一
个非空Block。
?收集有关信息,创建ID扇区写
入Flash。
?在内存中创建空间映射表。
空间映射表的创建过程如下:
7
?清空内存中为映射表和ID扇区申请的空间。
?将Flash中的ID扇区内容读入内存中。
?扫描整个物理空间,依次读入每个物理扇区的状态和逻辑扇区号,将状态为INUSE的逻辑扇区号装入空间映射表的对应位置,并记录INUSE和DIRTY扇区的数目。
?修复扫描中发现的DAVLID扇区数据。
修复DAVLID扇区的过程如下:
?取出DVALID扇区的逻辑扇区号。
?如果逻辑扇区号为NULL,跳到步骤?。
?查询空间映射表,如果对应的物理扇区号为NULL,跳到步骤?。
?将查到的物理扇区置为DIRTY。
?将DAVLID扇区置为INUSE,将其扇区号填入空间映射表。
(2)初始化模块
该模块在文件系统初始化之前调用,用于初始化FMM系统。
?从内存池中为ID扇区申请内存。
?从内存池中为空间映射表申请内存。
?在内存中创建空间映射表。
(3)存取模块
该模块是FMM与文件系统的接口,可以分为读和写两部分。
*读数据过程:
?根据所要读取的逻辑扇区号,查表找出其对应的物理扇区号;
?根据物理扇区号计算出物理地址;
?读出该扇区数据;
?如需读多个扇区,重复步骤?,?。
*写数据流程;
Flash存储器中“写入”是将对应单元由“1”变“0”,“擦除”是由“0”变为“1”。因此,无须擦除就可以将状态FREE(0xF)依次“写”为DVALID(0xE)、INUSE(0xC)、DIRTY(0x8),如图3所示。
(4)空间整理模块
由于在写入操作中产生dirty扇区,因此当自由空间不足时,需要对空间进行整理,释放dirty扇区占用的空间用于存储数据,流程如图4所示。
根据图4可以看出,整理的过程实际是将有用扇区依次搬到空扇区中,再擦除旧块的过程,因此需要一个空块用作数据交换。
5 FMM性能分析
*读出速度:读取速度基本与Flash的读速度相同。
*写入速度:写入操作速度与Flash的写入速度基本相同。
*整理速度:空间整理上由于算法的限制会耗费很长的时间,最好挑选除速度较快的Flash来进行配合使用;或者可以采用其它的算法来进行空间整理,但会使寿命均衡有所减弱,必须根据具体的应用来选取适合的方案组合才能达到最好的效果。
*文件系统可用空间:由于FMM占用了一部分空间,因此实际文件系统可用空间小于Flash的实际物理空间。
文件系统可用空间=Flash总空间-ID扇区空间-1个用于整理的保留块空间。
8
范文三:闪速存储器
闪速存储器(Flash Memory)简称闪存,它是20世纪80年代中期问世的一种非易失性存储器。它不仅具有RAM存储器的可擦、可写、可编程的特点,而且所写入的数据在断电后不会消2释。在这一点上,闪存的功能类似于E2PROM。但与E2PROM不同的是,它必须按块擦除,而EPROM可以一次擦除一个字节。由于闪存这种面向块的操作特性,使它不能代替作为RAM的主存。这是因为CPU需要按字节访问主存。
目前闪存的应用主要有以下两大领域:
1(用于便携式计算机或数码产品中作为快速存储卡和固态盘(也称“硅”盘)以代替磁盘。例用于数码相机中的闪存卡是数据相机的最好搭档,被称为是“数字胶卷”。
2(用于完全整合型的移动存储设备中,这种完全整合型的移动存储设备把存储介质、控制器、接口全部集成在单一的物理装置内。目前,主流的移动存储设备有U盘和掌上型可移动硬盘。
由于闪存的容量大、存取速度快,对文件的保存时间比软盘长,作为新一代的移动存储媒介,它将淘汰传统软盘而占领市场。
闪速存储器也有不足,一是其读写速度还有一定限制,虽然并行闪存的操作已明显快于串行闪存,但仍然需要大量的等待时间,这是无法满足高速持续读写的主要因素,目前,大多数产品的读写速度小于1MB/S,只有少量产品的持续读写速度可以达到10MB/S。二是写入次数受限制,寿命为100万次左右,所以,它不适合于频繁读写数据的场合。
范文四:闪速存储器
闪速存储器[浏览次数:271次]
闪速存储器(Flash Memory)是一类非易失性存储器NVM(Non-Volatile Memory)即使在供电电源关闭后仍能保持片内信息;而诸如DRAM 、SRAM 这类易失性存储器,当供电电源关闭时片内信息随即丢失. 相对传统的EEPROM 芯片,这种芯片可以用电气的方法快速地擦写. 由于快擦写存储器不需要存储电容器,故其集成度更高,制造成本低于DRAM.
它使用方便,既具有SRAM 读写的灵活性和较快的访问速度,又具有ROM 在断电后可不丢失信息的特点,所以快擦写存储器技术发展最迅速。
目录
?
?
?
?
? 闪速存储器的概要 闪速存储器的分类及特征 闪速存储器指令 闪速存储器在图像采集系统中的应用 闪速存储器的研究与进展
闪速存储器的概要
? 闪速存储器的基本存储器单元结构如图1所示。一眼看上去就是n 沟道
的MOSFET 那样的东西,但又与普通的FET 不同,特点是在栅极(控制栅)与漏极/源极之间存在浮置栅,闪速存储器利用该浮置栅存储记忆。
图1 闪速存储器的单元结构
浮置栅被设计成可以存储电荷的构造,栅极及主板利用氧化膜进行了绝缘处
理,一次积累的电荷可以长时间(10年以上)保持。当然,如果氧化膜存在缺陷,或者由于某种原因使绝缘膜遭到破坏,那么闪速存储器将失去记忆。同时,因为热能必定致使电荷以某概率发生消减,因此数据保存的时间将受到温度的影响。
下面,我们将进一步讨论闪速存储器的擦除与写人的原理。
我们知道,数据的写人与擦除是通过主板与控制栅之间电荷的注人与释放来进行的。例如,一般的NOR 闪速存储器在写人时提高控制栅的电压,向浮置栅注人电荷(图2)。而数据的擦除可以通过两种方法进行。一种方法是通过给源极加上+12V 左右的高电压,释放浮置栅中的电荷(Smart Voltage Regulator);另一种方法是通过给控制栅加上负电压(-10V 左右),挤出浮置栅中的电荷(负极门擦除法)。各种电压提供方式如图3所示。
图2 闪速存储器的写入操作
图3 闪速存储器的擦除操作
图4图示了闪速存储器单元的电压-电流特性。浮置栅的电荷可抵消提供给控制栅的电压。也就是说,如果浮置栅中积累了电荷,则阈值电压(Vth )增高。与浮置栅中没有电荷时的情况相比,如果不给控制栅提供高电压,则漏极-源极间不会处于导通的状态。因此,这是判断浮栅中是否积累了电荷,也就是判断是“1”还是“0”的机制。
图4 闪速存储器单元的电压一电流特性变化
那么,写入操作是提高了Vth 还是降低了Vth 呢?根据闪速存储器的类型情况也有所不同。作为传统EPROM 的一般替代晶的NOR 以及硅盘中应用的NAND 闪速存储器,在写入时为高Vth ;而AND 及DINOR 闪速存储器中,在写人时为低Vth 。
闪速存储器的分类及特征
闪速存储器根据单元的连接方式,如表所示,可分成NAND 、NOR 、DINOR (Divided bit Line NOR)及AND 几类。NAND 闪速存储器单元的连接方式如图1所示,NOR 闪速存储器如图2所示,DINOR 闪速存储器如图3所示,AND 闪速存储器单元的结构如图4所示。市场上销售的闪速存储器基本上就是NOR 及NAND 两种,其中只有NAND 闪速存储器的单元是串联的,其他所有类型的单元都是并联的。
表 闪速存储器的单元方式
NOR 闪速存储器以读取速度100ns 的高速在随机存取中受到人们的青睐。但由于其单元尺寸大于NAND 闪速存储器,存在着难以进行高度集成的问题。写人时采用CHE (Channel HotElectron,沟道热电子)方式,即在栅-漏之间加上高电压,提高通过沟道的电子能量,向浮置栅中注入电荷。这样,由于损耗电流变大,在写入时必须由外部其他途径提供+12V 左右的电源,因而不适合低电压操作。
图1 NAND 闪速存储器的单元结构
图2 NOR 闪速存储器的单元结构
与NOR 闪速存储器相比较,东芝公司开发的NAND 闪速存储器却能够进行高度集成,写人方式也因采用了被称为隧道的方式,即利用了氧化膜所引起的隧道效应现象,故与NOR 闪速存储器相比,具有损耗电流较小的特征。但在另一方面,由于单元是串联连结的,所以面向顺序存取,具有随机存取速度慢的缺点。
图3 DINOR 闪速存储器的单元结构
三菱与日立结合NAND 及NOR 闪速存储器的特点,开发了DINOR (Divided bit -line NOR)闪速存储器以及AND 闪速存储器。
DINOR 闪速存储器的结构是将数据线(位线)分离成主数据线与子数据线的层次,通过各个存储器单元与子数据线的连接,既可以具有像NAND 那样的高度可集成性,又具各与NOR 同等程度以上的高速随机存取性。因为写人操作也采用了隧道方式,所以较小的写入电流就可完成写人操作。又因数据置换所需要的高电压升压电路可以设计于芯片内部,因此可以进行低电压的单一电源操作。
图4 AND 闪速存储器的单元结构
AND 闪速存储器单元的源线也设计了分离的子源线,是倾向于顺序存取的产品。除了能够以与硬盘一个扇区相同的512字节大小的小块单位进行写人及读取操作以外,还具有DINOR 的低功耗特长,可以面向硅盘等展开应用。单元的连接方式与NOR 闪速存储器相同,写入逻辑为反相(NOR 写人时Vth 变高,而AND 式则降低),命名为AND 式。
现在的NOR 闪速存储器也致力于改良,目的在于将写人操作也采用隧道方式以降低功耗,或者通过单元物理结构上的改善等,使低电压单一电源类型的闪速存储器也形成产品。以文件为使用目的的AND 及NAND 两种类型的闪速存储器目前已在市场上流通,应用于大容量的FlashATA 卡等方面。
闪速存储器指令 ? 通过地址与数据特定组合的若干次写入序列,向闪速存储器发出指令。利用这样的序列,防止由于编程错误及开通电源的暂时不稳定等因素所引发偶然擦除及写入操作。
Am29F010A 的指令定义如表所示。例如,当编程指令(向闪速存储器特定地址写入数据)下达时,如下所述:
①向555h 地址写入AAh ;
②向2AAh 地址写入55h ;
③向555h 地址写入A0h ;
④向希望写人地址(PA )处写人希望写入的数据(PD )。
表 Am29F010A 的指令定义
RA :读地址;PA :编程地址;SA :扇区地址;RD :读数据;PD :编程数据 通过上述4次写入序列完成写人操作。最后的写操作完成后,根据读取状态来判断内部操作是否结束。
闪速存储器在图像采集系统中的应用
? 图像的保存和恢复是一个图像采集系统所不可或缺的功能之一。保存图像信息所用的介质或设备有很多种,如常用的电影胶片、胶卷、硬盘、软盘、光盘、各种静态和动态RAM 、ROM 以及固态存储器件等。其中,Flash ROM以其内容掉电不消失、价格低廉、控制方法灵活、与微处理器接口方便等特点,越来越多地应用在图像采集与存储系统中,如常见的数码像机。因此,研究Flash ROM在图像采集记录系统中的应用技术有着重要的意义。
1 闪速存储器的分类和发展现状
目前常见的图像采集记录系统如数码像机、数码摄像机中,通常采用半导体存储器作为其记忆部分。半导体存储器通常可分为随机存储器(RAM )和只读存储器(ROM[_]。RAM 的内容可以随时刷新,访问速度快,但是掉电后其存储的信息会丢失;ROM 则具有掉电不丢失数据的特性。通常ROM 又可分为固定ROM 、PROM 、EPROM 和EEPROM 。
图1 K9F1208UOM引脚定义
闪速存储器(Flash ROM)属于半导体存储器的一种,属于非易失性存储器NVM (Non-Volatile Memory)。它采用类似于EPROM 的单管叠栅结构的存储单元揣怕,是新一代用电信号擦除的可编程ROM ;它既吸收了EPROM 结构简单、编程可靠的优点,又具有EPROM 用随道效应擦除的快捷特性,集成度可做得很高,因而在便携式数据存储和各种图像采集记录系统中得到了广泛的应用。
全球闪速存储器的主要供应商有AMD 、Atmel 、Fujistu 、Hitachi 、
Hyundai 、Intel 、M ic ron 、Mitsubishi 、Sa ms ung 、SST 、Sharp 、Toshiba 。由于各自技术架构的不同,分为几大阵营,因此闪速存储也按其采用技术的不同而分为几大类:
*NOR技术——代表公司Intel ,特点为擦除和写入慢、随机读快;
*NAND技术——代表公司Samsung ,特点为随机读写慢、以页为单位连续读写快;
*AND技术——代表公司Hitachi ,特点为低功耗,价格高。
*由EEPROM 派生的闪速存储器。特点:介于NOR 与EEPROM 之间。 存储器的发展具有容量更大、体积更小、价格更低的趋势,这在闪速存储器行业表现得淋漓尽致。随着单导体制造工艺的展,主流闪速存储器厂家采用0.18μm,甚至0. 15μm的制造工艺。
借助于先进工艺的优势,闪速存储器的容量可以变大:NOR 技术将出现
256Mb 的器件,NAND 和AND 技术已经有16Gb 的器件。
芯片的封装尺寸更小:从最初DIP 封装,到PSOP 、SSOP 、TSOP 封装,再到BGA 封装,闪速存储器已经变得非常纤细小巧。
工作电压更低:从最初12V 的编程电压,一步步下降到5V 、3.3V 、2.7V 、
1.8V 单电压供电;符合国际上低功耗的潮流,更促进了便携式产品的发展。
位成本大幅度下降:采用NOR 技术的Intel 公司的28F128J3价格为25美元,NAND 技术和AND 技术的闪速存储器已经突破10MB 2美元的价位,性价比极高。
本文中讨论的是采用NAND 技术的K9F1208U0M 。
图2AT90S8515和K9F1208UOM 硬件接口原理
2 64M闪速存储器K9F1208UOM 简介
K9F1208U0M 是Samsung 公司生产的采用NAND 技术的大容量、高可靠Flash 存储器。该器件采用三星公司的OS 浮置门技术和与非存储结构,存储容量为64M×8位,除此之外还有2048K×8位的空闲存储区。该器件采用TSSOP48封装,工作电压2.7~3.6V 。
K9F1208U0M 对528字节一页的写操作所需时间典型值是200μs,而对16K 字节一块的擦除操作典型民仅需2ms 。每一页中的数据出速度也很快,平均每个字节只需50ns ,已经与一般的SRAM 相当。8位I/O端口采用地址、数据和命令复用的方法。这样既可减少引脚数,还可使接口电路简洁。片内的写控制器能自动执行写操作和擦除功能,包括必要的脉冲产生,内部校验等,完全不用外部微控制器考虑,简化了器件的编程控制难度。
2.1 器件结构
K9F1208U0M 的结构如图1所示。由以下几部分组成:
①地址译码器。它是一个二维的译码器,A0~A7为Y 方向译码器,A9~A25为X 方向译码器;而A8是由命令寄存器决定的,用于选择Flash ROM存储器的区号。
②存储阵列。如图1所示,由于地址A8的不同,可以把存储阵列分为第一和第二两部分;同时,它还有一个空闲区,都可通过命令进行选择。整个存储阵列又可分为4096块,每一块分为32页,一页包含528字节。这528字节包含第一部分的256字节和第二部分的256字节以及空闲区的16字节。
③命令寄存器。命令寄存器把输入的命令暂存起来,根据不同的命令和控制线执行不同的操作。
④控制逻辑和高电压产生器。控制逻辑产生各种控制信号,用于对内部的存储阵列缓存器等进行合理的控制。高电压产生器可以产生用于对存储阵列进行编程的高压。
⑤I/O缓存、全局缓存及输出驱动。用于对输入及输出进行必要的缓存,以符合时序的要求。输出驱动加强带载能力。
2.2 引脚说明
表1概要地说明了K9F1208U0M 各个引脚的功能。
①命令锁存使能(CLE ),使输入的命令发送到命令寄存器。当变为高电平时,在WE 上升沿命令通过I/O口锁存到命令寄存器。
②地址锁存使能(ALE ),控制地址输入到片内的地址寄存器中,地址是在WE 的上升沿被锁存的。
③片选使能(CE ),用于器件的选择控制。在读操作、CE 变为高电平时,器件返回到备用状态;然而,当器件在写操作或擦除操作过程中保持忙状态时,CE 的变高将被忽略,不会返回到备用状态。
④写使能(WE ),用于控制把命令、地址和数据在它的上升沿写入到I/O端口;而在读操作时必须保持高电平。
⑤读使能(RE ),控制把数据放到I/O总线上,在它的下降沿tREA 时间后数据有效;同时使用内部的列地址自动加1。
⑥I/O端口,用于命令、地址和数据的输入及读操作时的数据输出。当芯片未选中时,I/O口为高阻态。
⑦写保护(WP ),禁止写操作和擦除操作。当它有效时,内部的高压生成器将会复位。
⑧准备/忙(R/B),反映当前器件的状态。低电平时,表示写操作或擦除操作以及随机读正进行中;当它变为高电平时,表示这些操作已经完成。它采用了开漏输出结构,在芯片未选中时不会保持高阻态。
2.3 K9F1208U0M的接口控制方法
K9F1208U0M 在应用时必须通过外部微控制器来控制其内容的读写,图2给出了K9F1208U0M 与AT90S8515单片机接口的方法。
K9F1208U0M 的数据总线与AT90S8515的数据口PA 口相连,用单片机的地址高位引脚PC6作为K9F1208U0M 的片选信号(CS );PC5接K9F1208U0M 的命令数据选择端(CMD/DATA),而PC4接K9F1208U0M 的地址锁存允许端(ALE )。因此,对K0F1208U0M 的访问就相当于访问地址分别为0xaf00、0x9f00、0x8f00的三个端口,分别对应K9F1208U0M 的命令端口、地址端口、数据端口。因此,对于单片机而言,对K9F1208U0M 的命令、地址和数据操作可通过不同的端口进行,简化了K9F1208U0M 读写控制的难度。
2.4 读写操作流程
图3所示为K9F1208U0M 的写时序流程。
由图3可看出,进行写操作时先要写入命令字80H ,通知K9F1208U0M 要进行写操作,然后顺序写入目的地地址和待写入的数据。应该注意的是,地址只需写入一次,便可以连续写入多个字节数据。地址指针的调整是由K9F1208U0M 内部逻辑控制的,不用外部干预。写入操作是以页为单位(1~528字节)进行的,即每次连续写入能超过528个字节。这是由于K9F1208U0M 的工作方式决定的:
写入的数据先保存至Flash 内部的页寄存器(528字节)中,然后再写入存储单元。数据写完之后还要给K9F1208U0M 发出1个写操作指令10H ,通知其将页寄存器中的数据写入存储单元,随后就应该对状态引脚进行查询。如果该引脚为低,表明此次写操作结束。最后的步骤是数据校验,如果采用了ECC 校验模式,则此步骤可以省略。
其它操作如读操作、擦除操作等过程均与此类似,可参考相关的器件说明文档。限于篇,这里不再多述。
2.5 注意事项
在以K9F1208U0M 为数据存储介质的系统设计中,需要注意无效块的问题。无效块即包含一个和多个无效数据位的块。由于结构方面的原因,一块(32页)中有一个无效位也会导致整个块无效。因此,系统必须在写入数据时避开无效块。出厂时,每片K9F1208U0M 的无效块信息均保存在一个无效块信息表中,可以根据该表中的原始无效块信息识别无效块的位置。在K9F1208U0M 的使用过程中,应随时对无效块情况进行检查和更新,以保证无效块表内容的准确性;同时,应该禁止任何试图擦除无效块信息表的操作。
3 闪速存储器在图像采集记录系统中应用
图4是一种采用闪速存储器为图像记录介质的数字图像采集记录系统的原理框图。
在该系统中,通过光学镜头把像成在位于焦平面处的CMOS 图像传感器(OV7620)的像面上。CMOS 图像传感器对其进行空闲采用并数字化以后,直接输出分辨率为512×480的8位灰度数字图像数据。由于K9F1208U0M 的读写时序无法与CMOS 图像传感器配合,因此,需要在两者之间加一个静态缓存。这里使用的是HM62815(512×8位SRAM )。先把图像数据保存在静态缓存中,然后通过AVR 单片机的控制,把图像转存到K9F1208U0M 里。至于何时需要转存,则由AVR 单片机根据外部控制命令接口传来的命令;同时,还要由CMOS 图像传感器输出的行场同步时序信号来决定。
图像记录保存的最终目的是要显示出来,因此还需要把保存在闪速存储器K9F1208U0M 中的图像数据读出。本系统中K9F1208U0M 的图像数据是通过USB 接口读出的。采用了AVR 系列的AT90S8515单片机作为USB 接口控制器,负责对与上位机通信用的USB 接口进行配置及管理,此外,其主要的工作还包括对静态缓存、K9F1208U0M 等进行读写控制。在上位机中采用Visual C++语言编写相应的图像数据采集软件,就能够实现通过USB 总线对K9F1208U0M 中图像数据的读取、显示及保存。
该图像采集系统输出的数字图像分辨率为512×480,而K9F1208U0M 是64M×8位的闪速存储器;因此,最多可以存储272张图片,并且读写速度达到300kB/s,基本能够满足一般使用的要求。
4 结论
闪速存储器是图像采集记录系统中的记忆部分,对它的希望就是读写速度快、容量大以及操作方便。通过对Samsung 公司采用NAND 技术的闪速存储器
K9F1208U0M 进行的研究表明:K9F1208U0M 器件与系统的接口十分简单、操作灵活方便、器件从硬件到软件均有多种保护、数据可靠性高、使用寿命长,为大容量固态图像存储器市场提供了最具成本效益的解决方案,因而在各种数字图像采集和存储应用领域具有广阔的应用前景。
闪速存储器的研究与进展
80年代中期以来,EPROM 的容量每两年翻一番。通用E2PROM 与
EPROM 相比,具有价格低、擦除简单等优点,但由于每个存储单元有两只晶体管,开发大容量E2PROM 是非常困难的。用2um 工艺制作的两管E2PROM 的最大容量为64kb 。Masupka 等人利用只有1只晶体管的E2PROM 单元和新的擦除/编程电路技术及高速灵敏度放大器,于1987年报道了第一块256kb 闪速
E2PROM(即闪速存储器) 。之所以称为闪速,是因为它能同时、快速地擦除所有单元。表1比较了第一块闪速存储器与EPROM 、一次编程PROM 、E2PROM 的性能。 表1 闪速存储器、EPROM 、一次编程PROM 、E2PROM 的性能对比
常规的紫外线擦除EPROM 由于采用陶瓷封装,需要一个擦除窗口,所以价格比较高,而且擦除时需要在紫外光下照射20分钟。一次编程PROM 在编程后就不
能再擦除。由于常规E2PROM 每个单元中有两只晶体管,所以单元面积很大,用2um 设计规则设计的256kb E2PROM的面积至少达98mm2。闪速存储器的单元面积仅为常规E2PROM 的1/4,所以容量可以做得很大,闪速存储器是要求存储器容量不断扩大的产物。
表2 1Mb 闪速存储器的主要参数
1989年报道了1Mb 的闪速存储器,采用以EPROM 工艺为基础的CMOS 工艺,单元面积为15.2um2,存取时间为9ns ,片擦除时间为900ms ,编程速度为10μs/字节,芯片面积为5.74mm x 6.75mm,表2给出了主要的器件参数。
1994年,Atsumi 等人报道了用0.6um 、三阱、双层多晶硅、单铝CMOS 工艺制作的16Mb 闪速存储器,存储时间为73ns ,编程速度为10us/字节,单元尺寸为2.0um×1.7um ,芯片面积为17.32mm×7.7mm 。
表3 典型的闪速存储器单元性能
近几年,采用0.4um 工艺的64~128Mb 闪速存储器已大量报道。采用
0.25um 工艺的闪速存储器也已问世,工作电压为2.5V ,芯片面积为105.9mm2。本文主要论述闪速存储器的原理及技术动向。
2 闪速存储器的工作原理
2.1 单元的工作原理
主要有两种技术来改变存储在闪速存储器单元的数据:沟道热电子注入(CHE)和Fowler-Nordheim 隧道效应(FN隧道效应) 。所有的闪速存储器都采用FN 隧道效应来进行擦除。至于编程,有的采用CHE 方法,有的采用FN 隧道效应方法。表3给出了几家主要闪速存储器厂家的存储单元性能。
由于在CHE 注入过程中,浮栅下面的氧化层面积较小,所以对浮栅下面的氧化层损害较小,因此其可靠性较高,但缺点是编程效率低,FN 法用低电流进行编程,因而能进行高效而低功耗的工作,所以在芯片上电荷泵的面积就可以做得很小。
为了减少闪速存储器的单元面积,可以采用负栅压偏置。由于在字线(接存储单元的栅) 上接了负压,接到源上的电压就可以减小,从而减少了双重扩散的必要性。所以源结可以减小到0.2um 。负栅偏置的闪速存储器还有一个优点,就是通过字线施加负压可以实现字组(sector)擦除(通常一个字组为2k 个以上的字节) 。表4给出了负栅偏置的闪速存储单元在各种情况下各端的电压值。
2.2 电路工作原理
下面以一种1Mb 闪速存储器为例,来说明闪速存储器的擦除和编程。当擦除时,阵列中所有单元的源结都接到12V 电压,所有字节都接地,内部擦除确认电路和适当的擦除算法相结合,使擦除阈值小于Vtemax 。如果一些字节需要擦除多于1次才能达到希望的擦除阈值Vtemax ,那么擦除和验证程序将进行迭代。当选择栅和漏结接高电位,而源端接地时,热电子由漏结注入到浮栅,内部编程确认电路保证单元的编程阈值大于或等于Vtpmin 。由于编程发生在漏结,而擦除发生在源结,所以应分别对它们进行优化。
3“与非”结构的闪速存储器
自从80年代末期“与非”(NAND)闪速存储器问世以来,由于其密度高、性能优良,其应用已扩展到一些大容量的存储领域。对于大容量应用,单存储位的价格是一个主要因素,并且出现了多重单元(multilevelcell)闪速存储器(即在不增大物理单元数的前提下存储密度提高2~3倍) ,以降低价格,但同时牺牲了读出和编程性能。
“与非”闪速存储器在编程和擦除操作中都利用FN 隧道效应,以减少功耗,并允许以页为基础的编程操作,大大提高了编程效率。另一个优点是工艺简单,并且由于源漏结构简单,单元可以做得很小,多重单元概念与“与非”闪速存储器结合是解决大容量存储的理想选择。
在“与非”闪速存储器中,多个串联的单元构成了一个“与非”串(NANDstring),而这些位串分享一个公共的阵列地线(AGL),如图2所示。当对一个选择的单元存取数据时,在同一位串中未选择的单元必须作为旁路晶体管,但这些未选择的单元的编程态会影响该位串的电流,位串电流的变化会引起单元Vth 漂移。阵列地的扰
动是使单元Vth 漂移的另一个因素。这是因为在AGL 线中存在,在读出和编程操作时,源电压会升高,所以应尽量增加用铝做AGL 的数量。
一个64Mb 的“与非”闪速存储器如图3所示。表5给出了64Mb 闪速存储器的性能。
表5 64Mb“与非”闪速存储器的主要性能
4 闪速存储器中的误差校正(ECC)技术
在闪速存储器中,用浮栅上电荷的多少来代表逻辑“0”和逻辑“1”。在擦除和编程过程中,由于隧道氧化层中存在高能电子的注入和发射,会带来缺陷和陷阱的产生。存储在浮栅上的电子会通过隧道氧化层的缺陷和陷阱泄漏。在读出时,由于VCC 加到控制栅,浮栅慢慢地收集电子。电子的泄漏和收集引起了存储晶体管阈值电压的减少或增大,并且可能引起随机位失效。
闪速存储器系统必须保证即使在经过105~106次擦写后存储的数据仍然能保持10年。通常用误差校正技术来提高闪速存储器的可靠性。在ATA 卡中,采用闪速控制器,包括ATA 接口来处理闪速芯片的读写,如图4所示。
近年来,不带控制器的单闪速芯片的应用市场,如私人数字助理
(personaldigitalassistants,PDAs) 、IC 卡和数字摄象机等正在扩大,所以需要直接和CPU 相连的闪速存储器。尽管带ECC 的闪速存储器芯片与不带ECC 的闪速存储器芯片相比,芯片面积增大10%,但其价格却低。
在闪速存储器中,擦除操作以字组为单位进行,所以除了位出错率外(一般要求出错率低于10-15) ,还引入字组出错率,即在一个字组中出现错误的概率。对于8kb ,字组出错率要求小于10-10。
图6给出了并行ECC 、串行ECC 、压缩ECC 的芯片面积增加率、功耗和随机存取时间的对比。在估算单元面积和功耗时,假定I/O数据长度是8位,存储阵列灵敏度放大器占70%的芯片面积。芯片中ECC 的数目为8,由10个校验位而带来的存储单元、灵敏度放大器芯片面积的增加量为1.4%。假定在没有ECC 时,随机存取时间为10us ,对于一般平行处理ECC ,10个200输入端异或校正产生器和512个10输入逻辑错误校正电路同时工作,在10ns 的门延迟内校正错误码,
这样增加的芯片面积为43%,峰值电流为600mA ;对于一般串行处理ECC ,8个522位寄存器在串行读时都处于工作状态,所以平均电流增大到50mA ;虽然存储时间增加1.5倍,但增加的芯片面积仅为串行ECC 的2/17,而且功耗电流压缩到11mA 。
图7给出了累计字组出错率与擦写周期的关系。实线和虚线分别表示带ECC 和不带ECC 电路的字组出错率。如果字组的大小为8kb(包括128个ECC 字) 。在没有ECC 时,当字组中出现错误时,该字组被认为是一个失效字组;当有ECC 时,直到该字组的一个ECC 字出现两个错误时,该字组才被认为是出错的。所以,经过100万次擦写后,累计字组出错率提高6个数量级。
5 深亚微米闪速存储器技术
现在的闪速存储器已发展到64Mb ~128Mb 。当工艺水平进一步发展时,商用闪速存储器将发展到1/4微米时代,在这一时代,将面临三个主要问题。
(1)存储单元的进一步缩小将导致周边电路设计规则的严重问题。采用快速存取的方法,在不增加灵敏度放大器面积的前提下,保持了较高的单元密度,所以被认为是解决这一问题的较好方案。
(2)在深亚微米闪速存储器中,电源电压已降到2.5V ,器件的功耗进一步降低,其可靠性随之提高。所以需要有一个精确的电压产生器对存储单元提供所需要的阈值电压及较小的偏差。
(3)由于容量将达到256Mb ,大容量存储单元将导致介质膜特性的偏移,所以必须采用高可靠性的电路设计技术。
5.1 压缩的快速灵敏度放大器
采用自对准工艺,闪速存储器的存储单元尺寸已从4F×2F 缩小到3F×2F(F为器件的特征尺寸) ,但是较小的单元面积将引起周边电路设计规则的严重问题。通常数据锁存器和带位线差分对的灵敏度放大器合并在一起。如果将灵敏度放大器和锁存器分开,并用四个晶体管将带单边位线的灵敏度放大器有选择地连到四条位线,灵敏度放大器位于存储单元阵列的两侧,位线有选择地连接到放大器中,这就放松了版图的间距。锁存电路可以对每一根位线工作,采用短沟道MOS 管可减少锁存
器的面积。图8给出了0.25um 工艺版图间距的比较。当带位线对的灵敏度放大器位于被分割单元阵列的中部(通常设计) 时,模拟放大器(3.7~4.25F) 和数字锁存电路(3.2F)中都不能将晶体管尺寸缩小到3F 。当采用灵敏度放大器和锁存器分开的方案时,灵敏度放大器(2.5~3F) 和锁存电路(2~3F) 都可采用小间距。
5.2 内部参考电压电路
应用于CMOSLSI 的参考电压产生电路主要有E/D差分对、带隙产生器和三阱双极晶体管的动态带隙产生器三种。表6给出了它们的对比。
表6 CMOSLSI 用参考电压产生器对比
带隙产生器的性能优于基于E/DMOS管阈值之差的电压电路,它的温漂只有±0.4%,然而它需要较大的电源电压(>3.3V) ,而且偏置电流大、工艺复杂
(BiCMOS)。负栅偏置的闪速存储器需要三阱结构容易实现fT 达200~500MHz ,hFE 为50~100的双极晶体管,这对于参考电压产生器来说是足够的。采用三阱双极晶体管的动态带隙产生器的主要特点是它在升高的电压下工作,所以可在较低的电源电压下得到较精确的参考电压。采用动态操作还减少了偏置电流和芯片面积。
目前采用0.25um 、三层多晶硅、一层硅化物、三层金属工艺的128Mb 闪速存储器已经报道,工作电压为2.5V ,存储单元尺寸仅为0.4um2,典型字组(512个字节) 的擦除时间为1ms ,字组编程时间为1ms ,芯片面积为105mm2。
6 闪速存储器的应用与市场分析
1993年,世界闪速存储器的销售额为5.9亿美元,1997年为36.5亿美元,预计到1998年为44.3亿美元,在MOS 存储器市场中是增长最快的。
闪速存储器的主要应用领域为计算机、通信、军事/航天、商业、工业自动化等。在计算机方面的应用越来越多,到1998年能占到64%,而在军事/航天领域的应用约占3%左右。
由于闪速存储器潜在的优势,它在正在到来的nomadiccomputing 领域起主要作用,它的作用也正从BIOS 和CellorPhones 到数字摄象机。
7 结束语
闪速存储器从1987年问世,历经短短的10年时间,存储容量已从256kb 发展到128Mb ,提高了500倍;工艺水平从2um ,经过1um 、0.6um 、0.4um 、发展到0.25um ,缩小到1/8;单元面积从64um2缩小到0.4um2,其发展速度是十分惊人的。
我国闪速存储器的研究刚刚起步,目前仍停留在预研阶段,正在进行0.8um 单项工艺实验和存储单元的研究,应加大这方面的投入,缩小与国外的差距。
范文五:硬件点滴--闪速存储器
硬件点滴--闪速存储器
何宗琦
1995-10-27
由于Flash Memory的独特优点,DEC公司已在其高档的个人机(如PC Venturis系列及PC Celebris系列)中采用了Flash Memory系列及PC Celebris系列)中采用了Flash ROM BIOS,使得BIOS升级非常方便。
Flash Memory可用作固态大容量存储器。目前普遍使用的大容量存储器仍为硬盘。硬盘虽有容量大和价格低的优点,但它是机电设备,有机械磨损,可靠性及耐用性相对较差,抗冲击、抗振动能力弱,功耗大。因此,一直希望找到取代硬盘的手段。由于Flash Memory集成度不断提高,价格降低,使其在便携机上取代小容量硬盘已成为可能。
目前研制的Flash Memory都符合PCMCIA标准,可以十分方便地用于各种便 携式计算机中,用来取代磁盘。当前有两种类型的PCMCIA卡,一种称为Flash存储器卡,此卡中只有Flash Memory芯片组成的存储体,在使用时还需要专门的软件进行管理。另一种称为Flash驱动卡,此卡中除Flash芯片外还有由微处理器和其它逻辑电路组成的控制电路。它们与IDE标准兼容,可在DOS下象硬盘一样直接操作。因此也常把它们称为Flash固态盘。
Flash Memory不足之处仍然是容量还不够大,价格还不够便宜。因此主要用于要求可靠性高,重量轻,但容量不大的便携式系统中。
(何宗琦)