范文一：数字电子钟电路

数字电子钟逻辑电路设计

摘要 本次数字时钟电路设计使用了三片74LS161二进制计数器,三片74LS160十进制计数器和一片74LSOO二输入四与非门采用异步连接设计构成数字电子钟。分、秒均使用60进制循环计数～时使用24进制循环计数。

关键词 电子时钟,清零,循环计时

1设计任务及主要技术指标和要求

1.1 设计任务:

用中小规模集成电路设计一台能显示时，分，秒的数字电子钟。 1.2 主要技术指标和要求:

1.2.1 由555定时器产生1Hz的标准秒信号。

1.2.2 秒、分为00~59进制计数器

1.2.3 时为00~23二十四进制计数器。 2引言

数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛的应用。如，日常生活中的电子手表，车站、码头、机场等公共场所的大型数显电子钟。

3工作原理

数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。秒的个位，需要10进制计数器，十位需6进制计数器(计数到59时清零并进位)。秒部分设计与分钟的设计完全相同;时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。

3.1 4位同步计数器74LS161引脚结构图，如图1(74SL160的引脚结构与74SL161完全相同):

3.2 二输入四与非门74LS00引脚结构图，如图2:

3.3 74LS161功能如表1所示:

3.4 非门真值表如表2所示:

输入 输出

P T CP C D D D Q Q Q Q 1230123

L × × × × × × × × L L L L H L × × ? D D D D D D D D 01230123H H H H ? × × × × 计数 H H L × × × × × × 保持 H H × L × × × × × 保持

表1 74LS161功能表

A B Y

0 0 1

0 1 1

1 0 1

1 1 0

表2 与非门真值表

4电路组成部分

1

4.1 计数部分:利用74LS161芯片，74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号进行计数。

4.2 显示部分: 将三片74LS161芯片和三片74LS60的QQQQ脚0123分别接到实验

箱上的数码显示管上，根据脉冲的个数显示时间。

5设计步骤及方法

所有74LS161芯片和74LS160的16脚接5V电源(置为1)，3脚、4脚、5脚、6脚和8脚接地(置为0)。74LS00芯片的14脚接5V电源(置为1)，7脚接地。

5.1 秒设计

秒部分具体设计如图3示:

图3 秒部分设计图

2

秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计:利用十进制计数器74LS160和与非门74LS00在面包板上设计10进制计数器显示秒的个位 。计数器的1脚接高电平，7脚及10脚接1。因为7脚和10脚同时为1时计数器处于计数工作状态.秒的个位和十位的2脚相接从而实现同步工作，15脚(串行进位输出端)接十位的7脚和10脚。个位计数器由QQQQ(0000)2增加到(1001)2时产生进位，并十位3210

部计数器的2脚脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS00在面包板上设计6进制计数器显示秒的十位 :7脚和10脚接各位计数器的15脚(串行进位输出端)，当个位计数器由QQQQ(0000)2增加到(1001)2时产生进位，并十位部分开始计数，3210

通过74LS00对QQ与非接入74LS161的1脚清零端和分个位计数器的221

脚脉冲输入端CP，从而实现6进制计数器和进位功能。

5.2 分钟的设计

分钟部分具体设计如图4示:

3

图4 分部分设计图

分钟个位部分逢十进一，十位部分逢六进一，从而共同完成60进制计数器。当计数到59时重新开始计数。利用74LS160和74LS00设计10进制计数器显示分的个位 :1脚，7脚和10接高电平，15脚(串行进位输出端)接十位计数器的7脚和10脚。当个位计数器由QQQQ(0000)32102增加到(1001)2时产生进位，十位计数器和各位计数器的2脚相接从而实现同步工作。并将计数器的2脚脉冲输入端，从而实现10进制计数器和进位功能。利用74LS161和74LS00在面包板上设计6进制计数器显示分的十位 :当由QQQQ(0000)2增加到(0101)2时，通过74LS003210

对QQ与非接入74LS161的1脚清零端和小时的个位计数器的2脚脉冲21

输入端，从而实现6进制计数器和进位功能。

5.3 小时的设计

4

小时部分具体设计如图5示:

图5 小时部分设计图

利用74LS160和74LS00设计10进制计数器显示小时的个位 :7脚和10脚接高电平。15脚(串行进位输出端)接入十位计数器的7脚和10脚，个位计数器和十位计数器的2脚相接从而实现同步工作方式。小时十位计数器的2脚脉冲输入端，从而实现10进制计数器和进位功能。利用74LS161和74LS00在面包板上设计计数器显示分钟的十位 :当十位计数器由QQQQ(0000)2增加到(0010)2并且个位计数器QQQQ32103210

2时，通过74LS00对十位计数器的Q和个位由(0000)2增加到(0100)1计数器Q与非，分别接入十位和个位的74LS161的1脚清零端，从而共2

同完成24进制计数器并清零。

5

6电路总体说明

通过外接时钟脉冲CP的作用下,秒的个位加法计数器开始记数，通过译码器和数码显示管显示数字即计数器。当经过10个脉冲信号后，秒个位计数器完成一次循环，秒十位计数器的CP与秒个位计数器的CP同步,秒个位计数器的Qcc使得秒十位的P和T端同时为1(Qcc为进位端，当个位为9时进位并Qcc=1),从而秒十位开始计数，秒十位计数器工作1次，通过译码器和数码显示管，秒十位数字加1。当经过60个脉冲信号，秒部分完成一个周期，分钟个位计数器的CP通过秒十位计数器的QQ21与非得到脉冲，分钟个位计数器工作一次，通过译码器和数码显示管，分钟的个位数字加1。分部分的工作方式与秒部分完全相同。当经过3600个脉冲信号，分钟部分完成一个周期，小时个位计数器的CP通过分十位计数器的QQ与非得到脉冲，小时个位计数器工作一次，通过译码器和21

数码显示管，小时的个位数字加1。当小时个位部分完成一个周期，小时十位计数器的CP与小时个位计数器的CP同步, 小时个位计数器的Qcc使得小时十位的P和T端同时为1,从而小时十位开始计数，小时十位计数器工作1次，通过译码器和数码显示管，小时的十位数字加1。当小时十位部分计数到2同时小时的个位部分计数到4，小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q和小时十位计数器的2

Q与非得到信号，小时部分清零，从而完成了1次24小时计时。 1

电路图总体设计如图6所示:

7设计所用器材

3片74LS161芯片;3片74LS160芯片;1片74LS00芯片;面包板1块;导线若干;实验箱一台

6

7

范文二：数字电子钟(数字电路)

实验七 数字电子钟(仿真)

一、实验目的

1.进一步掌握计数器的使用及级联方法;

2.掌握单元和整体电路的连接与调试方法。

二、设计任务与要求

1.基本内容

用任意计数器设计一台数字钟，显示时、分。

2.扩展内容

1）具有校时功能

2）具有整点报时功能

三、实验原理

简易数字钟的原理方框图如下图所示。

1. 分、时计数器

分计数器为60进制计数器，小时计数器为24进制计数器。

2. 译码显示电路

将“分”、“时”计数器的输出显示到七段数码管上。

3. 统筹考虑级联方式，注意解决竞争冒险的产生。

五、实验电路

1、基本内容电路

2、扩展内容电路

六、器件清单

74LS161 74LS00 74LS02 74LS04 74LS08 74LS21 74LS32 数码管 脉冲信号源 开关 直流电源 接地端子

七、试验中遇到的问题

问题1：计时到达3:59就重新计时

分析：未将小时的十位考虑进去

解决：将小时的十位接入原置数端的与非门的输入端 问题2：蜂鸣器不响

分析：参数设置不正确

解决：将电压参数设置为5V

八、心得体会

我虽然设计出了基本内容及扩展内容的电路图，并且最终能够正确运行，但是由于不会化简，并且对器件了解不够充分，导致了实验电路过于复杂，试用器件较多，同时由于蜂鸣器的参数设置问题耽误了很长时间。在以后的学习和设计实践中，应该加强对于器件参数、功能的了解。

范文三：数字电子钟电路设计

《电子技术》课程设计

任

务

书

专 业 班 级 姓 名 学 号 指导教师

2007年12月

《电子技术》课程设计方案说明

1 课程设计的目的

课程设计是整个教育、教学过程中的一个重要组成部分，通过模拟制作，拉近了书本与实际运用的距离，因此是专业课教学过程中的重要环节，是同学们将所学的理论、专业知识和技能与实际工作相结合的重要途径。通过本课题的完成，加深同学们对专业知识的学习理解，培养同学们实际工作的能力和严谨治学的态度。另外，由于制作以小组为单位，发扬团队精神是本设计成功完成的关键。 2 设计任务:

1)设计一个有“时”、“分”、“秒”显示且有较时功能的电子钟。

2)用中小规模集成电路组成电子钟。

3 设计要求:

1. 调研、查找并收集资料。

2. 总体设计，画出框图

单元电路设计。 3.

4. 电气原理设计—绘制原理图。

5(参数计算---列元器件明细表。

6(用Multisim对电路进行仿真实验，并列出仿真结果及关键点的波形。

7(撰写设计说明书(字数3000左右)。

8(参考资料目录。

4 组织方式

班级内以2-3人为一组，以小组负责人形式设组长一名，完成制作后参与对本组同学的评定。

5 时间安排及考核办法

本次课程设计根据教学计划安第十周到第十二周的周末进行，由指导老师具体负责。

设计时间安排:

内容 时间

调研、查找资料 1.5天

总体方案设计 0.5天

电路设计 2,2.5天(画原理图、参数计算) 撰写设计说明书 1天(含答辩)

6 考核办法:

课程设计结束后结合学生各阶段过程中的表现及结果评分，打分标准概括为以下几个方面:

1、纪律情况(10%):要求能遵守学校纪律，服从指导教师的安排，认真对待设计任务。

2、方案论证(10%):公开讲解，电路的设计思路，并回答听者提问。

3、动手操作(20%):

组长制定计划，每天的工作任务，记录每天进展和完成情况汇总，对第二天要做的事给予安排。工作面及时清理。

4、实验仿真(30%):给出系统正确的电路原理图，并完成主要单元电路的功能仿真。

5、答辩情况(10%):分组答辩时，能正确回答老师提出的相关问题。

6、文字资料整理(20%)

《设计说明书》是设计结果的书面表现形式，设计小结和说明书的书写要求规范、整齐。

《电子技术》课程组

2007-12

范文四：数字电子钟电路的设计

http://wenku.baidu.com/view/d531613331126 edb6f1a103f.html

数字电子钟逻辑电路设计

摘要 本次数字时钟电路设计使用了三片 74LS161二进制计数器 , 三片 74LS160十进制计数器和一片 74LSOO 二输入四与非门采用异步连接设计构成数字电 子钟。分、秒均使用 60进制循环计数,时使用 24进制循环计数。

关键词 电子时钟;清零;循环计时

1设计任务及主要技术指标和要求

1.1 设计任务:

用中小规模集成电路设计一台能显示时,分,秒的数字电子钟。 1.2 主要技术指标和要求:

1.2.1 由 555定时器产生 1Hz 的标准秒信号。

1.2.2 秒、分为 00~59进制计数器

1.2.3 时为 00~23二十四进制计数器。

2引言

数字电子钟是一种用数字显示秒、分、时的计时装置,与传统的机 械钟相比,具有走时准确、显示直观、无机械传动装置等优点,因而得 到广泛的应用。如,日常生活中的电子手表,车站、码头、机场等公共 场所的大型数显电子钟。

3工作原理

数字电子钟所采用的是十六进制计数器 74LS161和十进制计数器 74SL160,根据时分秒各个部分的的不同功能,设计成不同进制。秒的个 位,需要 10进制计数器,十位需 6进制计数器(计数到 59时清零并进 位) 。秒部分设计与分钟的设计完全相同;时部分的设计为当时钟计数到

24时,使计数器的小时部分清零,从而实现整体循环计时的功能。

3.1 4位同步计数器 74LS161引脚结构图,如图 1(74SL160的引脚 结构与 74SL161完全相同) :

3.2 二输入四与非门 74LS00引脚结构图,如图 2:

3.3 74LS161功能如表 1所示:

3.4 非门真值表如表 2所示:

表 1 74LS161功能表

4电路组成部分

4.1 计数部分:利用 74LS161芯片, 74LS160芯片和 74LS00芯片组 成的计数器,它们采用异步连接,利用外接标准 1Hz 脉冲信号进行计数。 4.2 显示部分:将三片 74LS161芯片和三片 74LS60的 Q 0Q 1Q 2Q 3脚 分别接到实验

箱上的数码显示管上,根据脉冲的个数显示时间。

5设计步骤及方法

所有 74LS161芯片和 74LS160的 16脚接 5V 电源 (置为 1) , 3脚、 4脚、 5脚、 6脚和 8脚接地(置为 0) 。 74LS00芯片的 14脚接 5V 电源(置 为 1) , 7脚接地。

5.1 秒设计

秒部分具体设计如图 3示:

图 3 秒部分设计图

秒的个位部分为逢十进一,十位部分为逢六进一,从而共同完成 60进制计数器。 当计数到 59时清零并重新开始计数。 秒的个位部分的设计:利用十进制计数器 74LS160和与非门 74LS00在面包板上设计 10进制计 数器显示秒的个位 。计数器的 1脚接高电平, 7脚及 10脚接 1。因为 7脚和 10脚同时为 1时计数器处于计数工作状态 . 秒的个位和十位的 2脚 相接从而实现同步工作, 15脚 (串行进位输出端) 接十位的 7脚和 10脚。 个位计数器由 Q 3Q 2Q 1Q 0(0000) 2增加到(1001) 2时产生进位,并十位 部计数器的 2脚脉冲输入端 CP ,从而实现 10进制计数和进位功能。利 用 74LS161和 74LS00在面包板上设计 6进制计数器显示秒的十位 :7脚 和 10脚接各位计数器的 15脚(串行进位输出端) ,当个位计数器由 Q 3Q 2Q 1Q 0(0000) 2增加到(1001) 2时产生进位,并十位部分开始计数,

通过 74LS00对 Q 2Q 1与非接入 74LS161的 1脚清零端和分个位计数器的 2脚脉冲输入端 CP ,从而实现 6进制计数器和进位功能。

5.2 分钟的设计

分钟部分具体设计如图 4示:

图 4 分部分设计图

分钟个位部分逢十进一, 十位部分逢六进一, 从而共同完成 60进制 计数器。当计数到 59时重新开始计数。利用 74LS160和 74LS00设计 10进制计数器显示分的个位 :1脚, 7脚和 10接高电平, 15脚(串行进位 输出端) 接十位计数器的 7脚和 10脚。 当个位计数器由 Q 3Q 2Q 1Q 0(0000) 2增加到 (1001) 2时产生进位, 十位计数器和各位计数器的 2脚相接从而

实现同步工作。并将计数器的 2脚脉冲输入端,从而实现 10进制计数器 和进位功能。利用 74LS161和 74LS00在面包板上设计 6进制计数器显示 分的十位 :当由 Q 3Q 2Q 1Q 0(0000) 2增加到(0101) 2时,通过 74LS00对 Q 2Q 1与非接入 74LS161的 1脚清零端和小时的个位计数器的 2脚脉冲 输入端,从而实现 6进制计数器和进位功能。

5.3 小时的设计

小时部分具体设计如图 5示:

图 5 小时部分设计图

利用 74LS160和 74LS00设计 10进制计数器显示小时的个位 :7脚 和 10脚接高电平。 15脚(串行进位输出端)接入十位计数器的 7脚和 10脚,个位计数器和十位计数器的 2脚相接从而实现同步工作方式。小 时十位计数器的 2脚脉冲输入端,从而实现 10进制计数器和进位功能。

利用 74LS161和 74LS00在面包板上设计计数器显示分钟的十位 :当十 位计数器由 Q 3Q 2Q 1Q 0(0000) 2增加到 (0010) 2并且个位计数器 Q 3Q 2Q 1Q 0由(0000) 2增加到(0100) 2时,通过 74LS00对十位计数器的 Q 1和个位 计数器 Q 2与非,分别接入十位和个位的 74LS161的 1脚清零端,从而共 同完成 24进制计数器并清零。

6电路总体说明

通过外接时钟脉冲 CP 的作用下 , 秒的个位加法计数器开始记数, 通过 译码器和数码显示管显示数字即计数器。当经过 10个脉冲信号后,秒个 位计数器完成一次循环,秒十位计数器的 CP 与秒个位计数器的 CP 同步 , 秒个位计数器的 Qcc 使得秒十位的 P 和 T 端同时为 1(Qcc 为进位端,当 个位为 9时进位并 Qcc=1) , 从而秒十位开始计数,秒十位计数器工作 1次,通过译码器和数码显示管,秒十位数字加 1。当经过 60个脉冲信号, 秒部分完成一个周期,分钟个位计数器的 CP 通过秒十位计数器的 Q 2Q 1与非得到脉冲,分钟个位计数器工作一次,通过译码器和数码显示管, 分钟的个位数字加 1。 分部分的工作方式与秒部分完全相同。 当经过 3600个脉冲信号,分钟部分完成一个周期,小时个位计数器的 CP 通过分十位 计数器的 Q 2Q 1与非得到脉冲,小时个位计数器工作一次,通过译码器和 数码显示管,小时的个位数字加 1。当小时个位部分完成一个周期,小时 十位计数器的 CP 与小时个位计数器的 CP 同步 , 小时个位计数器的 Qcc 使得小时十位的 P 和 T 端同时为 1, 从而小时十位开始计数,小时十位计 数器工作 1次,通过译码器和数码显示管,小时的十位数字加 1。当小时 十位部分计数到 2同时小时的个位部分计数到 4, 小时个位计数器的清零 端和十位计数器的清零端通过小时个位计数器的 Q 2和小时十位计数器的

Q 1与非得到信号,小时部分清零,从而完成了 1次 24小时计时。 电路图总体设计如图 6所示:

7设计所用器材

3片 74LS161芯片; 3片 74LS160芯片; 1片 74LS00芯片;面包板 1块;导线若干;实验箱一台

范文五：数字电子钟逻辑电路设计

内蒙古师范大学计算机与信息工程学院 《数字电路》课程设计报告

数字电子钟逻辑电路

计算机与信息工程学院 2010 级 计科非师范 班 赵晓宇 20101104767

指导教师 戚桂美 讲师

摘要 数字电子钟是一种用数字显示秒、分、时的计时装置,本次数字时钟电路设计采用十六 进制的 74ls161计数器和十进制的 74ls160计数器,分别实现时、分、秒的 24进制和 60进制的循 环电路。

关键词 数字电子钟;计数器; 74ls161;74ls160

1设计任务及其工作原理

用集成电路设计一台能自动显示时、 分、 秒的数字电子钟, 可以进行整点报时, 只 要将开关置于手动位置, 可分别对秒、 分、 时进行手动脉冲输入调整或连续脉冲输入的 校正。

1.1工作原理

本数字电子钟的设计是用十六进制计数器 74LS161和十进制计数器 74SL160, 根据 时、 分、 秒各个部分的的功能的不同, 分别设计成二十四进制计数器和六十进制计数器。 秒的个位, 设计成十进制计数器, 十位设计成六进制进制计数器 (计数从 00到 59时清 零并向前进位) 。分部分的设计与秒部分的设计完全相同;时的个位,设计成二进制计 数器,十位设计为四进制计数器,当时钟计数到 23时 59分 59秒时,使计数器的小时 部分清零,进而实现整体循环计时的功能。

1.2 4位同步计数器 74LS161引脚结构图,如图 1:

1.3 74LS161功能如表 1所示:

表 1 74LS161功能表

1.3 二输入四与非门 74LS00引脚结构图,如图 2:

1.7 非门真值表如表 2所示:

表 2 与非门真值表

2电路的组成

2.1 计数器部分:利用 74LS161芯片, 74LS160芯片和 74LS00芯片分别组成二十四进 制计数器和六十进制计数器, 它们采用异步连接, 利用外接标准 1Hz 脉冲信号进行计数。 2.2 显示部分:将三片 74LS161芯片和三片 74LS60的 Q 0Q 1Q 2Q 3脚分别接到实验

箱上的七段共阴数码显示管上,根据脉冲的个数显示时间。

3设计步骤及方法

3.1 分和秒部分的设计:

分和秒部分的设计是采用 74LS161芯片, 74LS160芯片和 74LS00芯片组成 60进

制的计数器,具体设计如图 3示:

图 3 分和秒部分设计图

秒部分的设计是秒的个位部分为逢十进一, 十位部分为逢六进一, 从而共同完成从 00-59的六十进制计数器。当计数到 59时清零并重新开始计数。

3.1.1秒的个位部分的设计:

利用十进制计数器 74LS160和与非门 74LS00在面包板上设计 10进制计数器显示秒 的个位 。计数器的 1脚 7脚及 10脚接高电平。因为 7脚和 10脚同时为 1时计数器处 于计数工作状态 . 秒的个位的 2脚与十位的 2脚相接从而实现同步工作, 秒的 15脚 (串 行进位输出端)接十位的 7脚和 10脚。个位计数器由 Q 3Q 2Q 1Q 0(0000) 0增加到(1001) 9时产生进位,使得十位的 P 和 T 为 1,计数器工作,并十位部计数器的 2脚脉冲输入 端 CP ,从而实现 10进制计数和进位功能。

3.1.2秒的十位部分的设计:

利用 74LS161和 74LS00在面包板上设计 6进制计数器显示秒的十位 :7脚和 10脚接秒个位计数器的 15脚 (串行进位输出端) , 当个位计数器由 Q 3Q 2Q 1Q 0(0000) 0增加 到(1001) 9时产生进位,并十位部分开始计数,通过 74LS00对 Q 2Q 1与非接入 74LS161的 1脚清零端和分个位计数器的 2脚脉冲输入端 CP ,从而实现 6进制计数器和进位功

能。

3.2 小时的设计:

小时部分具体设计如图 5示:

图 5 小时部分设计图

小时部分的设计是二十四进制的计数器,由 00到 23的二十四进制循环计数。 3.2.1小时的个位部分的设计:

利用 74LS160和 74LS00设计 10进制计数器显示小时的个位 :7脚和 10脚接高电 平。 15脚(串行进位输出端)接入十位计数器的 7脚和 10脚,个位计数器和十位计数 器的 2脚相接从而实现同步工作方式。小时十位计数器的 2脚脉冲输入端,从而实现 10进制计数器和进位功能。

3.2.2小时的个位部分的设计:

利用 74LS161和 74LS00在面包板上设计计数器显示分钟的十位 :当十位计数器由 Q 3Q 2Q 1Q 0(0000) 0增加到(0010) 2并且个位计数器 Q 3Q 2Q 1Q 0由(0000) 0增加到(0100) 4时,通过 74LS00对十位计数器的 Q 1和个位计数器 Q 2与非,分别接入十位和个位的 74LS161的 1脚清零端,从而共同完成 24进制计数器并清零。

6电路总体说明:

通过外接时钟脉冲 CP 的作用下 , 秒的个位加法计数器开始记数,此时,秒的十位计

数器由于 P 和 T 为低电平停止工作,通过七段共阴数码显示管显示秒的十位部分数字。 当经过 10个脉冲信号后, 秒个位计数器完成一次循环, 秒十位计数器的 CP 与秒个位计 数器的 CP 同步 , 秒个位计数器的 Qcc 使得秒十位的 P 和 T 端同时为 1(Qcc 为进位端, 当个位为 9时进位并 Qcc=1) , 从而秒十位开始计数,秒十位计数器工作 1次,通过七 段共阴数码显示管显示秒的十位不分数字,秒十位数字加 1。当经过 60个脉冲信号, 秒部分完成一个周期,分钟个位计数器的 CP 通过秒十位计数器的 Q 2Q 1与非得到脉冲, 分钟个位计数器工作一次, 通过七段共阴数码显示管显示分的个位部分数字, 分钟的个 位数字加 1。分部分的工作方式与秒部分完全相同。当经过 3600个脉冲信号,分钟部 分完成一个计时周期,小时个位计数器的 CP 通过分十位计数器的 Q 2Q 1与非得到脉冲, 小时个位计数器工作一次, 通过七段共阴数码显示管显示小时的个位部分数字, 小时的 个位数字加 1。当小时个位部分完成一个周期,小时十位计数器的 CP 与小时个位计数 器的 CP 同步 , 小时个位计数器的 Qcc 使得小时十位的 P 和 T 端同时为 1, 从而小时十位 开始计数, 小时十位计数器工作 1次, 通过七段共阴数码显示管显示小时的十位部分数 字,小时的十位数字加 1。当小时十位部分计数到 2同时小时的个位部分计数到 3,小 时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的 Q 2和小时十位计 数器的 Q 1与非得到信号,小时部分清零,从而共同完成了 1次 24小时计时。

电路图总体设计如图 6所示:

7设计所用器材

8小结

通过这三周的学习, 让我有了很大的收获, 上个学期学习数字逻辑课程本以为自己 对 74LS161, 74LS160和 74LS00芯片引脚结构和功能的理解及运用,尤其是 161和 160的清零端和进位端的功能已经很熟练了, 但是我错了, 刚开始设计电路的时里想的还头 头是道, 真正到了电路的连接和各个进制的的设计的时候却不知道该从哪里下手了, 所 以我又重新把数字逻辑复习一遍,这才对本次电路的设计有了头绪。电路设计好以后, 在电路的连接时, 又遇到了许多问题, 比如说:由于导线的长短不一与新旧导线的混合 运用导致有些线路未能连通, 还有面包板内部线路连通与否和电路设计的缺陷等等。 最 终, 在戚桂美老师的精心指导下我与组员呼斯乐的共同努力解决了这些问题, 实现了数 字钟时、 分、 秒的进位与显示。 这个课程设计过程使我真正的认识到了团队合作的重要 性。最后还是要对戚桂美老师的辛勤指导与教诲表示真诚的感谢。

参考文献

[1] 王永军,李景华 . 数字逻辑与数字系统(第 3版) . 北京:电子工业出版社, 2005.

[2] 蔡明生主编 . 电子设计。高等教育出版社 .

[3] 武俊鹏 , 孟邵林 , 付小晶主编 . 数字电路与可编程实现技术实验教程 . 哈尔滨工程大学出版社 . [4] 廖先云主编 . 电子技术实践与训练 . 高等教育出版社 .

[5] 赵丽红, 马学文, 康恩顺等 . 数字逻辑与数字系统习题解答与实验指导 . 北京:电子工业出版社, 2005.

转载请注明出处范文大全网 » 数字电子钟电路