AD原理图设计系统_范文大全网

范文一：AD原理图设计系统

第三章 AD原理图设计系统

本章要点

9 原理图的绘制过程 9 层次原理图设计 9 元件库编辑管理 9 电器测试法则

原理图要素

; Component（原件） ; 以图形符号代表元件 ; Copper(铜箔) ; 导线 ; 焊盘 ; 过孔 ; 覆铜 ; Silkscreen（丝印层）：PCB上原件的文字说明 ; Port（端口）：跨原理图电器连接端口 ; Net Label（网络标号）：代表原件间的电器连接 ; Supply（电源）

Q1 2N2222

原理图编辑器界面

; 菜单栏 ; 不同的任务对应不同的菜单栏，如原理图，PCB ; 工具栏 ; 标准工具栏，连线工具栏，绘图工具栏 ; 自定义工具栏：自定义工具栏 view->toolsbars-customize:toolbars view >toolsbars customize:toolbars ; 工作窗口和工作面板 ; Projects 面板 ; Libraries 面板 ; Navigagor 面板

面板

定制工具栏

原理图设计步骤

图纸设置导入器件库放置器件连接导线放置特殊电器连接线绘制说明 ERC测试修改，保存生成网络表打印，输出报表

设置图纸样式

新建某项目的电路原理图, ，进行以下操作进行以下操作: 执行 Design | Options 命令,打开 Document Options 对话框,如图所示。

将图纸大小设置为标准的英制 B 格式。 Protel DXP 提供的标准图纸类型如下: (1) 公制:A4、A3、 A2、A1 和 A0。?(2) 英制:A、B、C、D、 E。?(3) OrCAD 图纸:OrCAD A、 OrCAD B、OrCAD C、OrCAD D 和 OrCAD E。 (4) 其他类型:Letter、 Legal和Tabloid。

设置图纸显示与边框

9 Orientation:选择 Landscape 选项,图纸水平放置;选择 Portrait 选项,图纸垂直放置。 9 Title Block:确定在图纸上是否显示标题,其后下拉列表框中的选项用于确定标题框的显示风格,其中 S 为标准类型,ANSI 为美国国家标准协会类型。 9 Show Reference Zones:设置是否显示图纸的参照边。 9 Show Border:设置是否显示图纸的边框。 9 Show Template Graphics:是否显示图纸的模板图形。 9 Boarder Color 和 Sheet Color:设置图纸工作区和边框的颜色。 9 Grids 选项组中的复选框和微调框用来设置图纸的栅格。内容如下: 9 Snap:设置捕获栅格,捕获栅格是移动光标和放置原理图元素的最小步距。 9 Visible:栅格是否可见。

9 Electrical Grid 选项组用来设置电气规则栅格的尺寸,设置方式与栅格相同。

设置原理图工作环境

设置方法：Tools-> Shematic Preference ? 常规环境参数 ? 编辑环境参数

加载元件库

9 D Design-Addi Add Remove library ->Add Remove Libraries 对话框 9 单击 Add Library 按钮

元件库默认位置： Install dir/libray 常用库 Miscellaneous Mi ll D i 常用库： Device Miscellaneous Connector

放置原件

;可选择 Place-Part 菜单选项 , 显示如图 Place Part 对话框

;在 Lib Ref 文本框中输入元器件名 (如 AD741CN)

;D i t

在 Designator 文本框中输入元件

;在电路图中的标号 (如 U1),

;在 Comment 文本框中输入注释文本 (如 UA741),

F t i t DIP 8)

;在 Footprint 文本框中输入器件的封装代号 (如 DIP-8) 。 ;单击 OK 按钮 , 在电路图中将出现一个浮动的电阻元件符号图形。 ;将光标移至合适的位置 , 单击就可完成放置 U1 的操作。再次单击 , 进行同元器件的继续放置

可进行同一元器件的继续放置。

;如果不知道所使用的元器件名称 , 打开 Browse Libraries 对话框 , 就可在加载的元件库中选择相应的器件

;Design->Browse Libray

;另一种方法:Tools-> Find Components

PLACE PART

BROWSE LIBRARES

TOOLS->FIND COMPONENTS

元件位置调整

元件移动

? 使用菜单命令(Edit->Move)

? 使用鼠标直接移动

? 注意两种方法的区别

元件旋转

旋转 90度

? 顺时针:SPACE ; 逆时针:shift+space

旋转 180度

? 顺时针:X ;逆时针:Y

元件的排列与对齐

? EDIT->Align

? 选中元件 ->右键 ->Edit->Align(Top,Bottom,Right,Left)

元件属性设置右键

->properties

Properties

在 Properties 选项组中有如下选项 :

? Designator 文本框 :器件序号。输入“ RF”, 然后选中随后的 Visible 复选框 , 使之

可见

可见。

? Comment 文本框 :输入注释“ 159k” 。

? Library Ref 文本框 :元件在所属器件库的中的名称 , 为默认值。 ? Library 文本框 :元件所属器件库的名称。

? Description 文本框 :元件在器件库中的定义。

? Unique Id:元件的唯一编号

Unique Id:元件的唯编号 , 系统设置 , 不用更改。

? Sub-Design:子设计 , 用于定位和说明可编程器件的子设计文件位置和名称。

Graphical

? 在 Graphical 选项框中有如下选项 :

Location X:定位元件在原理图中的横坐标。

Location Y:定位元件在原理图中的纵坐标。

Orientation :元件在原理图中旋转的角度。

文本框元件在原理图中旋转的角度

? 在 Parameters 列表栏中列出该电阻的属性参数。

? 在 Models 列表栏中显示电阻的模型说明。

自动编号

Tools-> Annotate Schematics,弹出自动标注对话框 ? 设置标注参数

? 执行变更

? RESET ALL

UPDATE CHANGE LISTS

? UPDATE CHANGE LISTS? ACCEPT CHAGES

? VALIDATE CHANGES

原理图连接工具

三种方法:

9使用菜单命令

9Pl Wi

Place-> Wire

9可以用 Place 菜单放置其他电器符号,如 PART, POWER 9使用连线工具栏

9菜单栏的相应命令在工具栏都有一一对应

菜单栏的相应命令在具栏都有对应

9使用快捷键

9可快速放置符号,提高绘制效率

9格式:P+命令首字母 (下拉菜单中的下划线字母 )

9放置网络标号:P+N

9放置连线:P+W

连接导线三种方法

9Place->Wire;右键 ->Wire具栏

9工具栏 9P+W

设置导线属性

9选择导线

9打开属性对话框

9右键 ->Properties9双击导线

9可设置内容可设内容

9颜色

9线宽

放置总线及总线入口

总线的概念 9一组具有相同性质的并行信号线的组合 9以一条粗线代替多条线（一束），末端以总线出入口代表每条线 9常见总线：数据总线、地址总线、控制总线放置总线 9P+B、Place->Bus 9属性设置：双击或右键>Properties 放置总线入口 9P+U、Place->Bus Entry 9属性设置：双击或右键>Properties p

9放置过程中可使用TAB设置属性

交叉线电气连接

两条导线十字交叉时，是否有电器连接？如何表示交叉线是有电器连接的？ 9Place - > Manual Junction 9P+T 9属性设置

放置电源

放置方法 9Place - > Power Port 9P+O 属性设置

放置网络标号

9 连线的本质：将相连的两端自动设为相同的网络标号 9 相同网络标号代表该两端具有电气连接，等价于将两端连线 9 适用于两端接线不方便，距离太远放置方法： 9P+N 9Place Netlabel

放置输入输出端口

当原理图规模大，器件多，一张原理图无法呈现可采用多张原理图来组成一张原理图多张原理图之间如何进行电气连接？答案：PORT

放置NO ERC

什么是ERC: 用于检查原理图是否画错 9不是原理出错，而是原理画错放置方法： 9Place - > Directives -> No ERC

使用绘图工具箱

绘制原理图时，除了要绘制电气符号，还需要什么？ 9文字说明 9图形说明 9分组说明放置方法： 9Place -> > Drawing Tools 9工具栏

电气规则检查

自动标注 9不是不必须的 9建议采用，以避免标号出错 9方法： Tools - > Anotate ERC测试 9错误类型报告设置：Project->Project Options

9 Connection Matrix 9 erro reporting

9ERC

9 项目测试：Project->Compile project 9 原理图测试：Project->Compile Document

打开方式：PCB Projects -> 右键 -> Options O ti for f PCB Projects …

打开方式: 底部工具栏 system -> > messages

报表输出

可输出项目： 9网络表 9器件清单网络表的用途 >Netlist for Project 网络表格式：

9OrCAD 9Protel 9Xspice X i 9表明电路图中个元器件的连输出器件清单（BOM表）接关系 9PCB的输入文件 9Bom: Bill of material 网络表生成 9Reports - > Bills of Material 9原理图网络表： Designes g >Netlist for document 9项目网络表：Design9Export p

层次原理图

概述

9 层次原理图产生的原因 9 大型电路需要多人协作完成 9 层次的划分：电路功能模块划分次的划分电路功能模块划分 9 MCU模块 9 电源模块 9 RF模块等 9 自顶向下的设计方法 9 产生母图（sheet symbol），由总图设计子原理图(sheet) 9 母图->子图 9 自底向上的设计 9 先产生子图，再由子图产生母图 9 建议：采用自顶向下的设计方法

自顶向下-母图设计

sheet entry（添加图纸入口） 9File（文件）->new >new（新建）- ⑤ 设置端口属性 >schematic（原理图） 9 Name（名）： ② 放置电路模块 9 I/0 Type（I/O类型）： 9 Unspecified（未指定） 9Place（放置）->sheet symbol 9 Output（输出）（图表符） 9 Intut（输入） ③ 设置电路模块参数 ① 新建原理图或向项目添加原理图 9模块名称：designator（标识） ⑥ 连接端口： 9子层原理图文件名：file name wire（导 9 Palce（放置）->wire （文件名）线 ④ 放置图纸符号端口 9 Place（放置）->add

9 Bideirectonal（双向）

SH HEET T SY YMB BOL 设置置

非常重要：子图文件名

SH HEET T EN NTR RY 设设置

I/0类型：

9 9 9 9

输入输出双向未知

由母图生成子图

? Design（设计）-creat sheet from sheet symbol（产生图纸） 9生成了相应文件名的子原理图 9子原理图中定义了层次原理图中的I/O标号

子图生成母图

前提： 9 已经绘制成功了各个子图 9 子图中对外接口已经绘制并定义

9 Place -> Port

① 创建原理图(母图) 9 File->new->schematic ② Design（设计）-creat sheet symbol from sheet or HDL （HDL文件或图纸产生图表符） ③ 逐次选择已经创建的原理图 ④ 保存母图，并命名

层次原理图网络表

生成原理子图网络表 9Design（设计）->Netlist for document（文件的网络表）生成层次原理图网络表 9Design（设计）->Netlist for Project（工程的网络表）

层次原理图切换

作用： 9方便原理图之间的快速转换切换方法： 9母图切换到子图

9 Tools（工具）-> Up down Hierarchy（上/下层次） 9 点击母图sheet symbol 中任意部分即可切换到相应子图

9子图切换到母图

9 Tools（工具）-> Up p down Hierarchy y（上/下层次） 9 点击子图的任意PORT端口，即可切换到母图的相应SYMBOL

9注意：子图必须绘制好后才可以切换到母图

自制元件库

系统自带的元件库，可以满足大部分应用如下情况下，需要自制原件 9新器件 9定制器件 9有但找不到器件

步骤 ① ② 新建元件库文件加入新的原件（一个原件库中允许添加多个原件） ③ 绘制原件符号外形以及引脚定义 ④ 定义原件属性 ⑤ 添加原件模型 ① 封装模型（Footprint） ② 仿真模型 (SImulation)

新制作元件： 9 放到新库（自定义） 9 放到已有的库

使用元件库绘制工具

Place （放置）-> ? IEEE Symbol（IEEE 符号）, Arc（弧） , Line（线）, Rectangle（矩形）, Polygon Pol gon （多边形） Place - > Pin（引脚） 9Display name（显示名称） 9Designator（标识） 9Electronic Type（电器类型）:

9 Passive , 9 Input , 9 Output O , 9 I/O, 9 Power

PIN N属性定义

名称标示符电器属性

定义元件属性

命令：Tools -> Component Properties 或

? 可设置属性 9 Default Designator(默认标识符) 9 Comment（注释）释 9 Library Link:Symbol Reference 9 Parameters 9 Models: Footprint, Simulation

属性设置与封装模型

封装模型仿真模型

范文二：于原理图设计

Cadence SPB 15.7 快速入门视频教程的 SPB 16.2版本

第 01讲 - 第 15讲:OrCAD Capture CIS原理图创建

第 16讲 - 第 26讲:Cadence Allegro PCB创建封装

第 27讲 - 第 36讲:Cadence Allegro PCB创建电路板和元器件布局

第 37讲 - 第 46讲:Cadence Allegro PCB设置布线规则

第 47讲 - 第 56讲:Cadence Allegro PCB布线

第 57讲 - 第 60讲:Cadence Allegro PCB后处理、制作光绘文件

第 1讲

课程介绍,学习方法,了解 CADENCE 软件

1. 要开发的工程

本教程以下面的例子来开始原理图设计和 PCB 布线

2. 教程内容

Design Entry CIS:板级原理图工具

Design Entry HDL:设计芯片的原理图工具,板级设计不用

Layout Plus:OrCAD 自带的 PCB 布线工具,功能不如 PCB Editor强大

Layout Plus SmartRoute Calibrate:OrCAD 自带的 PCB 布线工具,功能不如 PCB Editor强大 PCB Editor:Cadence 的 PCB 布线工具

PCB Librarian:Cadence 的 PCB 封装制作工具

PCB Router:Cadence 的自动布线器

PCB SI:Cadence 的 PCB 信号完整性信号仿真的工具

SigXplorer :Cadence 的 PCB 信号完整性信号仿真的工具

4. 软件列表

5. 开始学习 Design Entry CIS

启动:Start/Cadence SPB 16.2/Design Entry CIS

启动后,显示下图:

里面有很多选项,应该是对应不同的

License

本教程使用:OrCAD Capture CIS

我个人认为:Allegro PCB Design CIS XL是所有可选程序中,功能最强大的,但不知道,强在哪里;而且本教程的原理图文件可以使用上表中不同的程序打开

6. 选择 OrCAD Capture CIS,启动后显示下图

7. 打开工程文件

File/Open/Project,如下图:

选择一个 project ,打开后,如下图:

左边是工程管理器窗口

中间是原理图页面窗口

右边是工具条

下面是 Session Log窗口,用以记录一些关键的操作,是一个日至文件

工程管理器窗口的内容说明:

.dsn

文件:是一个工程的数据库文件,该数据库包含:Schematic Design Cache理图中所使用的元器件的一个拷贝) ,如下图:

Library :存放原理图中使用的元件库,也可以在另外位置把元件库加进来

Output :存放对原理图操作时,生成的一些文件

下图是工程管理器全图:

下面介绍菜单系统

OrCAD Capture CIS的菜单是上下文相关的,也就是说:点击不同的窗口,菜单是不同的 OrCAD Capture CIS的工具条也是上下文相关的,也就是说:点击不同的窗口,工具条是不同的 8. 工程管理窗口中的原理图页面的创建、删除和重命名操作

8.1原理图页面的创建

方法 1:

首先选择 Schematic 文件夹,如下图:

在菜单上选择:Design/New Schematic Page,如下图:

点击后,弹出对话框:

输入名字,点击 OK ,则新建的名字出现在 Schematic 文件夹下,比如:输入 1,如下图:

方法 2:

首先左键选择 Schematic ,右键点击,弹出下图:

点击 New Page,弹出下图:

输入 2,点击 OK ,如下图:

8.2 删除

方法 1:

首先,选择想删除的页面,比如 1,如下图:

在菜单上, Design/Delete,如下图:

方法 2:

选择想删除的页面,比如 2,如下图:

直接按键盘上的 Delete 键

8.3 重命名

与创建和删除一样,有两种方法,参照创建和删除即可

9. 原理图页面窗口中的操作:原理图的显示、放大、缩小和滚动 9.1 放大、缩小的方法

方法 1:

放大:按键盘的 I (Zoom I n )

缩小:按键盘的 O (Zoom O ut )

放大、缩小时,以光标为中心进行

方法 2:

菜单:View/Zoom

方法 3:

在原理图页面上,点击右键,选择 Zoom In/Zoom Out

方法 4:

按住 Ctrl 键,鼠标的滚轮向下转动,缩小,鼠标的滚轮向上转动,放大 9.2 上下滚动

方法 1:

使用滚动条

方法 2:

使用 Page up和 Page down

方法 3:

鼠标的滚轮向下或向上

9.3 左右滚动

按住 Ctrl 键,再按 Page up:向左

按住 Ctrl 键,再按 Page down:向右

第 2讲

创建工程,创建元件库

1. 必要的设置

菜单:Options/Design Template,如下图:

点击后,如下图:

这是设计时采用的一个模板,将一些通用的在这里设置,会方便以后的工作 2. 创建工程文件

菜单:File/New/Project,如下图:

点击后,弹出下图:

几点说明:

:命名工程的文件名

:指定存储路径

:选定 project 的类型,右侧有说明,通常选最后一个即可比如:输入:dsp6713system ,指定路径后,点击 OK ,如下图:

软件自动建立一个 Page1原理图,可以重新命名下面修改原理图窗口的背景颜色

菜单:Options/Preferences,如下图:

点击后,弹出下图:

点击 Background 左边的白色框,弹出色板,选择你喜欢的颜色作为背景,如下图:

点击两次 OK ,返回,看一下效果:

如果创建工程前,没有进行设置,现在可以设置方法 1:使用 1所用的方法设置

方法 2:Options/Schematic Page Properties,如下图:

点击后,弹出下图:

可以进行图纸尺寸等等设置

3. 创建(原理图)元件库

在 OrCAD Capture CIS中创建一个元件库, File/New/Library,如下图:

在 OrCAD Capture CIS中,元件库也是以工程方式来组织的,点击后,如下图:

创建一个新元件库时,程序自动建立了文件名及路径,改变文件名及路径的方法如下:方法 1:左键点击元件库(.olb ) ,然后, File/Save as,如下图:

指定文件名和路径

方法 2:左键点击元件库(.olb ) ,然后,右键点击,如下图:

点击后,在弹出的图中,选择路径,命名文件名,然后点击 OK ,如下图:

4. 创建元件

方法 1:左键点击元件库(.olb ) ,然后, Design/New Part,如下图:

方法 2:左键点击元件库(.olb ) ,然后,右键点击,如下图:

点击后,弹出下图:

我们以时钟芯片 CY2303为例,在 Name 栏输入:CY2303,其它的不变,点击 OK ,如下图:

下图是时钟芯片 CY2303的资料:

下面根据时钟芯片 CY2303的资料,创建 CY2303的元件库

方法 1:一个 pin 一个 pin 的放置

可以采用 Toolbar ,如下图:

或采用菜单 Place/Pin,如下图:

点击后,根据 CY2303的资料输入 Pin1的信息,如下图:

点击 OK , pin 就挂在了鼠标上,如下图:

点击左键,放置 Pin 1,这时 pin 还挂在了鼠标上,如下图:

再点击左键, Pin 2也被放置,如下图:

这时,可以修改 Pin 2,左键双击 Pin 2,在弹出的对话框中,根据资料输入 Pin 2信息,如下图:

点击 OK 后,如下图:

然后,逐个地输入

方法 2:使用放置 pin array

可以采用 Toolbar ,如下图:

或者,采用菜单 Place/Pin Array,如下图:

点击后,弹出下图:

由于已经放置了两个管脚,我们从第三管脚开始,只设置前三个,如下图:

其它的等放置完后,再修改,点击 OK ,如下图:

下面修改管脚

方法 1:逐个修改

方法 2:使用 Spreadsheet 修改,步骤如下:全部选上想修改的管脚,如下图:

点击右键,如下图:

点击 Edit Properties后,弹出下图:

根据资料,修改如下:

点击 OK ,如下图:

放置 Body 框,如下图:

方法 1:使用 Toolbar

方法 2:使用菜单, Place/Rectangular

点击后,沿着虚线,拉出一个矩形即可,如下图:

上面所有的管脚信息全部输入完了,下面调整管脚的位置

直接用鼠标左键选取管脚,然后拖动到适当位置放置即可,调整 Body 框大小,如下图:

可以在 Edit Part Properties对话框中修改 PCB 的封装

View/Package命令,如下图:

点击后,如下图:

有时候,一个元件很大,分成几部分,使用 View Package,可以看到全貌, View Part只能看到部分 5. 修改元件属性的另一种方法

View/Package命令

Edit/Properties命令,如下图:

点击后,弹出下图:

6. 非矩形类元件的创建:新建一个 FERRITE 元件(磁珠)

首先,修改栅格点,菜单:Options/Preferences,如下图:

点击后,选择 Grid Display Tab,如下图:

:不选择该项,则画线时,可以在任意点起始点击 OK ,完成 Grid 设置

:点击 Toolbar

或者:菜单:Place/Ellipse

画椭圆,如下图:

下面填充第一个椭圆

左键选取第一个椭圆,右键点击,如下图:

点击 Edit Properties,弹出下图:

选择填充式样,如下图:

点击 OK ,如下图:

两个椭圆顶点画线

:Toolbar ,或 Place/Line,如下图:

调整 Body 框,如下图:

下面,放置两个管脚,如下图:

下面不显示管脚名字, Options/Part Properties,如下图:

选择 False ,点击 OK ,如下图:

这时候,最好在把 Grid Display设置回去

7. Blank

第 3讲分裂元件的制作方法

1、 homogeneous 和区别

打开新建元件对话框

:同质的,比如 NE5532里有两个一样的运放 :异质的,一个 Package 里有不同的功能单元

2.创建 homogeneous 类型元件

下图是 NE5532的框图:

我们以 NE5532为例,如下图:

点击 OK ,如下图:

软件会在 U ?后面加上 A 、 B 等

先画出运放的外框,如下图:

接下来,设置输入管脚的正负属性

:点击 Toolbar 的 Place Text,或者菜单 Place/Text,如下图:

输入 -,点击 OK ,再输入 +,点击 OK , 如下图:

接下来放置管脚,如下图:

现在,完成了 NE5532中两个运放中的一个,现在编辑另一个:

Ctrl+N,或者 View/Next Part,如下图:

因为我们选择的是 homogeneous 类型元件, homogeneous 元件默认 Package 里面的东西是完全一样的,只是管脚编号不一样,编辑管脚属性,输入管脚编号,如下图:

注意:U?A 和 U?B 两个 Part ,均有 Pin4和 Pin8,在 homogeneous 类型元件里是合法的

对于简单的元器件,我们可以将 Name 隐藏掉,这样做并不影响理解

Options/Part Properties,点击后,如下图:

点击 OK , 如下图:

Save ,完成 NE5532创建

View/Package,看一下:

3.创建 heterogeneous 类型元件

仍以 NE5532为例创建,在对话框中输入,如下图:

点击 OK

画 Body ,放置管脚,完成第一个 Part ,如下图:

接下来创建另一个 Part

Ctrl+N,或者 View/Next Part,如下图:

创建 U?B 有两种方法

方法 1:教程中使用的,也就是重新画一个

方法 2:复制 U?A ,然后,粘贴到 U?B ,删除 pin4和 pin8,编辑 pin5、 pin6和 pin7的属性,如下图:

注意:

(1) heterogeneous 类型的元件的管脚是不能有重复的,所以上图的 pin4和 pin8要删除

(2) 隐藏管脚,要分别对 U?A 和 U?B 进行操作

View/Package,看一下 Package ,如下图:

第 4讲

正确使用 heterogeneous 类型的元件

1.可能出现的错误

放进一个 heterogeneous 类型的 Package ,不会出问题

放进两个 heterogeneous 类型的 Package , 就会出问题, 因为软件不知道哪个 Part 与哪个 part 是一个 Package 当执行 Annotate (编号)时,会给出错误信息

2.出现错误的原因

放进两个以上 heterogeneous 类型的 Package ,就会出问题,因为软件不知道哪个 Part 与哪个 part 是一个 Package

3.正确的处理方法

正确的处理方法:在元件库里进行相应得处理

正确的创建 heterogeneous 类型的元件步骤:

(1) 在第 3讲中的方法

(2) 设置一个 Package 属性

启动 OrCAD Capture CIS,打开我们在第 3讲创建的元件库,打开 NE5532_HETE,选取 U?A Edit/Part Properties,执行后,弹出下图:

点击 New ,新建一个属性,如下图:

输入如下图所示:

注意:Name 不可选用 Group ,因为 Group 为一个保留的词,软件自己使用的

点击 OK ,如下图:

完成了 U?A 的设置,下面设置 U?B ,按 Ctrl+N,选则、 U?B ,重复上面的步骤,完成了 U?B 的设置

(3) 在原理图中,可以利用 package 属性,区分哪个 U?A 与哪个 U?B 是一个 Package ,方法:就是将想为一个 Package 的 U?A 与 U?B 的 package 设为相同的 Value ,比如:设为 1;另一个 Package 的 U?A 与 U?B 的 package 的 Value 设为 2

(4) 在原理图中,当 Tools/Annotate时,如下图:

注意:

:把 POWER_GROUND改为 package ,如下图:

整个设置,如下图:

(5) Blank

第 5讲

加入元件库,放置元件

1.如何在原理图中加入元件库

打开工程管理器,激活原理图页面

菜单方式:Place/Part,或快捷键方式:P ,如下图:

点击后,弹出下图:

添加元件库:

:点击左侧图标,弹出下图:

上面的是 OrCAD Capture CIS自带的元件库,用哪个可以加哪个

先添加我们自己做的元件库,指定路径和文件名,点击“打开” ,如下图:

下面添加常用元件库(OrCAD Capture CIS自带的元件库)

2.如何删除元件库

如上图,选择想删除的元件库,然后,点击

3.如何在元件库中搜索元件

在 Place Part对话框中,如下图:

在知道元件在哪个库的情况下, 选择那个库,

然后在中输入元件, 在 Part List中就会出现想要的元件列表

在不知道元件在哪个库的情况下,点击 ,如下图:

在 Path 栏:指定搜索路径

在 Search For栏:输入搜索的名字

然后,点击

搜索结果将显示在里

例如:搜索 LM393,搜索结果显示 LM393在 OPAmp.olb 库里面,如下图:

选择 LM393/OPAmp.olb,再点击 Add , OPAmp.olb 被添加到库中

4.放置元件

放置元件时要注意,教程中演示的与 16.2中的不太一样,举例如下:

如果这样选择:NE5532, Heterogeneous 类型, Part A,如下图:

点击 ,或双击 NE5532,将 NE5532放置在原理图页面上,它是按照 U1A 、 U1B 、 U2A 、 U2B 的顺序放置的,如下图:

如果这样选择:NE5532, Heterogeneous 类型, Part B,如下图:

点击 ,或双击 NE5532,将 NE5532放置在原理图页面上,它是按照 U1B 、 U2B 的顺序放置的,如下图:

不知道为什么是这样

5.旋转元件

选取元件,然后按 R 键,或者右键点击,选择 Rotate

6.放置元件时,有无位号的设置

Options/Preferences,点击 Miscellaneous Tab,如下图:

有无位号的设置在这里:

7.放置电源和地

:点击或者

也可以使用菜单:Place/Power,或者 Place/Ground

8. Design Cache

每当放置一个元件,软件自动在 Design Cache文件夹下,保存一个拷贝,如下图:

这方便了我们再次放置同一类元件时,把 Design Cache指定为 Library ,然后从中选取元件,如下图:

第 6讲

同一个页面内建立电气互连

1.放置 wire , 90度转角,任意转角

方法 1:Place/Wire

方法 2:按 W 键

方法 3:点击 Toolbar

OrCAD Capture CIS的默认连线是按照 90度角连线;如果想可以任意角度连接,步骤如下:

使用上面的方法 1-3中的任意中,按住 Shift 键,这时鼠标再连线就可以了

2. wire 的连接方式

3.十字交叉 wire 加入连接点方法,删除连接点方法

加入连接点方法:

方法 1:Place/Junction

方法 2:按 J 键

方法 3:点击 Toolbar

删除连接点方法:

在连接点上,再放置一个连接点,就可以删除掉

4net alias方法,连接网络

用途:对于比较远的连接、单元电路输入、单元电路输出和电源等关键网络的一种可选择连接方法缺点:不熟悉电路时,看电路图不好找到信号是从那里过来的或去哪里了

注意:放置 net alias方法,连接网络只适用于同一页面,不同页面的连接不可以使用放置 net alias方法

不同页面的连接应该使用 Off-Page connector

放置 net alias的方法

方法 1:Place/Net Alias

方法 2:按 N 键

方法 3:点击 Toolbar

点击后,弹出对话框,如下图:

在 Alias 栏:输入 IN ,点击 OK ,然后,用鼠标点击网络名为 IN 的线,如下图:

没有任何电气连接的管脚应该标示为没有连接,否则,进行规则检查时,会报告出错

方法 1:Place/No Connect

方法 2:按 X 键

方法 3:点击 Toolbar

点击后,在没有电气连接的管脚处,点击一下,放置标示,再点击一次,取消标示,如下图:

对比上图,可知道:哪里表示了

6.建立电气连接的注意事项

况下,不会出错 (2)电源与元件的管脚,以及地与元件的管脚都不可以直接连接,一定要通过线进行连接

(3)可以通过软件设置,不允许这样连接;在 Options/Preferences下, Miscellaneous Tab,如下图:

不要 check

这个选项

第 7讲

总线的使用方法

1.放置总线

适用于:地址总线、数据总线等类型的连接

放置方法:

方法 1:Place/Bus

方法 2:按 B 键

方法 3:点击 Toolbar

点击后,画出总线,双击结束,如下图:

命名总线:点击 Net Alias,如下图:

注意:

总线命名规则:

以 ED[0:31]为例说明如下:

ED 为 Basename , Basename 不可以以数字结尾 [0:31]为总线数量标示,也可 [0,,31]这个标示 Basename 与 [0:31]之间不可以有空格

点击 OK ,找到总线,如下图:

注意:一定要放在总线上,点击左键,放置,如下图:

下面通过 Bus Entry来连接各个信号线到总线

方法 1:Place/Bus Entry

方法 2:按 E 键

方法 3:点击

点击后,一个一个地放置,或按 F4键依次放置,如下图:

范文三：PCB原理图设计流程

一、原理图的设计流程

1、新建原理图文件：启动Protel 软件，新建一个PCB 项目文件，并在其中添加原理图

文件。

2、设置图纸参数：根据需要设置图纸打尺寸、方向和标题栏外观，以及网络参数大小

等。

3、加载元件库：将需要用到的元件库加载到Protel 中，以便查找和选取库中元件。

4、放置元器件：将所需要元件从元件库中取出并放置到图纸上，然后编辑元件属性，

并调整元件位置，使其分布整齐、合理。

5、原理图布线：用具有电气意义的导线，网络标签等将各个元件的引脚连接起来，使

各元件之间具有电气连接关系。

6、电气检查与修改：利用Protel DXP2004提供的各种校验工具，依据设定的电气规则

对原理图进行检查，并根据检查结果对原理图进行调整和修改。

7、生成各种报表：当完成编译检查后，可以生成网络表、元件清单和元件交叉引用等

报表。

8、保存原理图并打印输出：保存设计好的原理图文件，并通过打印机或绘图仪将其输

出为纸质文档。

二、设计PCB 图流程

1、创建PCB 文件：在已有的PCB 项目中新建一个空白的PCB 文件，进入PCB 设计环

境。

2、设置环境参数：根据需要设置PCB 环境中的尺寸单位（英制或公制），网络参数和

图纸大小。

3、规划电路板：规划电路板的板层（单面板、双面板或多层板）、外形、物理边界和

电气边界。

4、载入网络表或元件封装：将需要用到的元件封装库和准备好的网路表加载到PCB 设

计环境中，即将原理图的内容同步到PCB 文件中。

5、元器件布局：设定布局规则（如元件间距、元件方向等），让系统自动调整元件的

分布。自动布局结果往往不能满足实际的设计要求，这时可以手动调整布局，以便布线。

6、电路板布线：可以设定布线规则（如安全间距、导线宽度等），先让系统自动为PCB

布线。如果对自动布线结果不满意，还可以手动布线。

7、电路板覆铜：对印制电路板的各个布线层进行覆铜，以增强印制电路板的抗干扰能

力。

8、电气规则检测：布线完成后，可以对印制电路板进行电气规则检查，确保符合设计

规则。

9、保存与输出文件：保存PCB 设计文件，并打印输出PCB 图、各种报表文件和生产制

造文件。

范文四：电路原理图设计

电路原理图设计

原理图设计是电路设计的基础,只有在设计好原理图的基础上才可以进行印刷电路板的设计和电路仿真等。本章详细介绍了如何设计电路原理图、编辑修改原理图。通过本章的学习,掌握原理图设计的过程和技巧。

3.1 电路原理图设计流程

原理图的设计流程如图 3-1 所示 . 。

图 3-1 原理图设计流程

原理图具体设计步骤:

( 1 )新建原理图文件。在进人 SCH 设计系统之前,首先要构思好原理图,即必须知道所设计的项目需要哪些电路来完成,然后用 Protel DXP 来画出电路原理图。

( 2 )设置工作环境。根据实际电路的复杂程度来设置图纸的大小。在电路设计的整个过程中,图纸的大小都可以不断地调整,设置合适的图纸大小是完成原理图设计的第一步。

( 3 )放置元件。从元件库中选取元件,布置到图纸的合适位置,并对元件的名称、封装进行定义和设定,根据元件之间的走线等联系对元件在工作平面上的位置进行调整和修改使得原理图美观而且易懂。

( 4 )原理图的布线。根据实际电路的需要,利用 SCH 提供的各种工具、指令进行布线,将工作平面上的器件用具有电气意义的导线、符号连接起来,构成一幅完整的电路原理图。

( 5 )建立网络表。完成上面的步骤以后,可以看到一张完整的电路原理图了,但是要完成电路板的设计,就需要生成一个网络表文件。网络表是电路板和电路原理图之间的重要纽带。

( 6 )原理图的电气检查。当完成原理图布线后,需要设置项目选项来编译当前项目, 利用 Protel DXP 提供的错误检查报告修改原理图。

( 7 )编译和调整。如果原理图已通过电气检查,那么原理图的设计就完成了。这是对于一般电路设计而言,尤其是较大的项目,通常需要对电路的多次修改才能够通过电气检查。

( 8 ) 存盘和报表输出: Protel DXP 提供了利用各种报表工具生成的报表 (如网络表、元件清单等),同时可以对设计好的原理图和各种报表进行存盘和输出打印,为印刷板电路的设计做好准备。

3.2 原理图的设计方法和步骤

为了更直观地说明电路原理图的设计方法和步骤,下面就以图 3 - 2 所示的简单 555 定时器电路图为例,介绍电路原理图的设计方法和步骤。

图 3-2 555 电路原理图

3.2.1 创建一个新项目

电路设计主要包括原理图设计和 PCB 设计。首先创建一个新项目, 然后在项目中添加原理图文件和 PCB 文件,创建一个新项目方法:

● 单击设计管理窗口底部的 File 按钮,弹出如图 3 — 3 所示面板。

● New 子面板中单击 Blank Proect ( PCB )选项,将弹出 Projects 工作面板。

建立了一个新的项目后,执行菜单命令 File/Save Project As ,将新项目重命名为“ myProject1 . PriPCB ”,保存该项目到合适位置,如图 3-4 。

图 3 — 3 Files 面板图 3 — 4 保存项目对话框

3.2.2 创建一张新的原理图图纸

执行菜单命令 New / Schematic 创建一张新的原理图文件。

可以看到 Sheetl . SchDoc 的原理图文件,同时原理图文件夹自动添加到项目中。

执行菜单命令 File/Save As ,将新原理图文件保存在用户指定的位置。同时可以改变原理图文件名为 555 . SchDoc 。此时看到一张空白电路图纸,打开原理图图纸设置对话框。

对于本例而言 , 没有特殊要求, 只需要设置成 A4 图纸就可以了。单击原理图设置对话框的 OK 按钮页面设置完成。原理图工作环境采用默认设置即可。

3.2.3 查找元件

Protel DXP 库提供了大量元件的原理图符号,在绘制一副原理图之前,必须知道每个元件对应的库。对于 555 电路原理图的每个元件应该在哪个库呢?可以采用什么办法找到元件的原理图符号呢?

利用 Protel DXP 提供的搜索功能来完成查找元件,操作步骤如下:

( 1 ) SCH 设计界面的下方有一排按钮,单击 Libraries (库)按钮,弹出如图 3 — 5 所示的库对话框。

( 2 )单击图 3 - 5 对话框中的 Search 按钮,弹出如图 3 — 6 所示的库搜索对话框,利用此对话框可以找到元件 555 在哪个库中。

( 3 )在 Scope 选项区域中确认设置为 Libraries on Path ,单击 Path 右边的打开图标按钮,找到安装的 Protel DXP 库的文件夹路径,如 C :\ Program Files \ Altium \ Library 。同时确认 Include subdirectories 复选项被选定。

( 4 )在 Seach Criteria (搜索标准)选项区域中可以使用 Name 、 Description 、 MdelType 、 Model Name 组合来说明要搜索的元件,例如要搜索和 555 元件相关的可以在 Name 文本框中键入 *555* 。

图 3 — 5 库对话框

图 3 — 6 库搜索对话框

( 5 )单击 Search 按钮开始搜索,查找结果会显示在 Result 对话框中,如图 3 — 7 所示。

图 3 — 7 搜索结果对话框

可以看到很多匹配搜索标准的芯片型号,选择一款适合的元件原理图符号和封装。这里选择元件 NE555P ,属于 TI Analog Timer Circuit . IntLib 库。能否找到所需要的元件关键在于输入的规则设置是否正确,一般尽量使用通配符以扩大搜索范围。

( 6 )单击 Install Library 按钮, TI Analog Timer Crcuit . IntLib 库就添加到当前项目中。在当前项目中就可以取用该库中的所有元件。

在完成了对一个元件的查找后, 可以按照 555 电路原理图的要求,依次找到其他元件所属元件库,见表 3 — 1 所示。

表 3 - 1 555 原理图的元件列表

元件名称

元件库

元件符号

元件属性

NE555P

TI Analog Timer Circuit.IntLib

NE555P

CAP

Miscellaneous Devices.IntLib

CAP

Miscellaneous Devices.IntLib

0.1u

RES

Miscellaneous Devices.IntLib

27k

RES

Miscellaneous Devices.IntLib

10k

.IC

Simulation Sources. IntLib

IC1

VPULSE

Simulation Sources. IntLib

VPULSE

注:在 Protel DXP 中,电阻元件单位默认以 k 代表 k ,电容元件单位默认以 u 代替 uF 。△

3.2.4 添加或删除元件库

已经介绍了当不知道元件在哪个库中,如何查找并把元件库添加到项目中的问题,当知道元件所属的库时,可以直接添加库到设计项目中,添加元件库的步骤如下:

( 1 )在如图 3 — 6 所示对话框中单击 Libraries 按钮,弹出如图 3 — 8 所示对话框,其中 Ordered List of Installed Libraries 列表框中主要说明当前项目中安装了哪些元件库。

( 2 ) 添加元件库。单击 Add Library 按钮, 将弹出查找文件夹对话框, 选择安装 Protel DXP 元件库的路径。然后根据项目需要决定安装哪些库就可以了。例如本例中安装了 Miscellaneous Device.IntLib 、 TI Analog Timer Circuit.IntLib 等。在当前元件库列表中选中一个库文件,单击 MOVE UP 按钮可以使该库在列表中的位置上以一位,

MOVE DOWN 相反。元件库在列表中的位置影响了元件的搜索速度,通常是将常用元件库放在较高位置,以便对其先进行搜索。

图 3 — 8 添加、删除元件库

( 3 ) 删除元件库。当添加了不需要的元件库时, 可以选中不需要的库, 然后单击 Remove 按钮就可以删除不需要的库。

3.2.5 在原理图中放置元件

在当前项目中添加了元件库后,就要在原理图中放置元件,下面以放置 NE555P 为例, 说明放置元件的步骤如下:

( 1 )执行菜单命令 View / Fit Document ,或者在图纸上右击鼠标,在弹出的快捷菜单中选择 Fit Document 选项, 使原理图图纸显示在整个窗口中。可以按 Page Down 和 Page Up 键缩小和放大图纸视图。或者右击鼠标,在弹出的快捷菜单中选择 Zom in 和 Zom out 选项同样可以缩小和放大图纸视图。

( 2 )在元件库列表下拉菜单中选择 TI Analog Timer Circuit.IntLib 使之成为当前库,同时库中的元件列表显示在库的下方,找到元件 NE555P 。

( 3 )使用过滤器快速定位需要的元件,默认通配符( * )列出当前库中的所有元件, 也可以在过滤器栏键人 NE555P , NE555P 显示出来避免了在当前库很多元件中查找的困难。

( 4 )选中 NE555P 选项,单击 Place NE555P 按钮或双击元件名,光标变成十字形, 光标上悬浮着一个 555 芯片的轮廓, 按下 Tab 键, 将弹出 Component Properties (元件属性)对话框进行元件的属性编辑,如图 3 - 9 所示。在 Designator 框中键人 U1 作为元件符号。可以看到元件的 PCB 封装为右下方的 Footprint 一栏设置 Dip - 8 / D 1l 。

图 3 — 9 元件属性对话框

( 5 ) 在当前窗口移动光标到原理图中放置元件的合适位置, 单击鼠标把 NE555P 放置在原理图上。按 PageDown 和 PageUp 键缩小和放大元件便于观看元件放置的位置是否合适,按空格键使元件旋转,每按一下旋转 9 0 ° 来调整元件放置的合适位置方向。

( 6 )放置完元件后,右击鼠标或者按 ESC 键退出元件放置状态,光标恢复为标准箭头。

下面放置两个电阻、两个电容、脉冲电压源( VPULSE )和静态电压源( IC ),其步骤如下:

( 1 )电阻元件在 Miscellaneous Devices.IntLib 中,在库对话框选中 MiscellaneousDevices.IntLib 作为当前库。

( 2 ) 在库对话框的过滤器一栏中键人 Res , 将在元件列表中显示相关元件。选中 Res1 元件,然后单击 Place 按钮,此时电阻悬浮在光标上,按 Tab 键,在打开的“元件属性”对话框中设置元件符号和元件属性的值,在 Designator 文本框中键人 R1 ,单击 OK 按钮完成电阻 R1 的属性设置。

(3) 移动光标到电路图中合适位置,单击鼠标完成电阻 R1 的放置。

( 4 ) 同时移动光标到另一位置,单击鼠标放置元件 R2 ,系统自动增加元件序号。 ( 5 ) 在过滤器栏中键人 Cap ,放置电容 C1 、 C2 的方法与放置电阻的方法相同。

(6) 在库对话框中选中 Simulation Sources.IntLib 作为当前库,在过滤栏中键人 Vpulse ,在元件列表中显示脉冲电压源符号,单击 Place 按钮使元件处于选取状态, 打开元件属性对话框,在 Designator 中键人 V1 即可。

( 7 )在过滤栏中键人 . IC ,元件列表中显示静态电压源符号,与脉冲电压源选取相似。

( 8 )已经放置完所有的元件,单击右键退出元件放置模式,此时图纸上已经有了全部的元件,如图 3 — 10 所示。

图 3 — 10 元件选取完成后的图纸

3.2.6 设置元件属性

双击相应的元件打开 Component Properties 对话框, Component Properties 对话框 (图 3 — 9 )的设置:

1 . Properties (元件属性)选项区域设置

元件属性设置主要包括元件标识和命令栏的设置等,分别介绍如下:

● Designator (元件标识)的设置:在 Designator 文本框中键入元件标识,如 U 1 、 R1 等。 Designator 文本框右边的 Visible 复选项是设置元件标识在原理图上是否可见,如果选定 Visible 复选项,则元件标识 U1 出现在原理图上,如果不选中,则元件序号被隐藏。

● Comment (命令栏)的设置:单击命令栏下拉按钮,弹出图 3 — 11 所示对话框, 其中 Class 指元件类别, 可以看出 NE555P 属于模拟器件; Manufacturer 是指制作厂商; Pushlished 是指元件出厂时间; Pushished 是指销售厂商; Subclass 是指子类, 例如 NE555P 是模拟器件中的定时器这种子类元件。 Comment 命令栏右边的 Visible 复选项是设置 Comment 的命令在图纸上是否可见,如果选中 Visible 选

项 ,则 Comment 的内容会出现在原理图图纸上。在元件属性对话框的右边可以看到与 Comment 命令栏的对应关系,如图 3 — 12 所示。 Add 、 Remove 、 Edit 、 Add as Rule 按钮是实现对 Comment 参数的编译,在一般情况下,没有必要对元件属性进行编译。

图 3 — 11 Comment 的下拉菜单图 3 — 12 Comment 参数设置

● Library Ref (元件样本)设置:根据放置元件的名称系统自动提供,不允许更改。例如 NE555P 在元件库的样本名为 NE555P 。

● Library (元件库)设置:例如 NE555P 在 TI Analog Timer Circuit . IntLib 库中。

● Description (元件描述)、 Unique id ( Id 符号)、 Subdesign 设置:一般采用默认设置,不作任何修改。

2 . Graphical (元件图形属性)选项区域设置

Graphical 选项主要包括元件在原理图中位置、方向等属性设置,分别介绍如下:

● Location (元件定位)设置:主要设置元件在原理图中的坐标位置,一般不需要设置,通过移动鼠标找到合适的位置即可。

● Orientation (元件方向)设置:主要设置元件的翻转,改变元件的方向。

● Mirrored (镜像)设置:选中 Mirrored ,元件翻转 l80 °。

● Show Hidden Pin (显示隐藏引脚): NE555P 不存在隐藏的引脚,但是 TTL 器件一般隐藏了元件的电源和地的引脚。例如非门 74LS04 等门电路的原理图符号就省略了电源和接地引脚。

一般情况下, 对元件属性设置只需要设置元件标识和 Comment 参数即可, 其他采用默认设置。

3.2.7 放置电源和接地符号

555 电路图有一个 12V 电源和一个接地符号, 下面以接地符号为例, 说明放置电源和接地符号的基本操作步骤。放置接地符号的基本操作步骤:

( 1 )执行菜单命令 View/Toolbars / Power objects ,将弹出如图 3 — 13 所示的 Power Object (电源符号图标)对话框。

( 2 )在图 3 一 13 中有几种接地符号,根据需要选择,这里选择如图 3 一 14 所示的接地符号。

图 3 — 13 电源符号图标图 3 — 14 接地符号

( 3 )选中接地符号,出现十字光标,同时光标上悬浮着接地符号的轮廓,此时按 Tab 键,出现 Power

Port (接地符号属性)对话框,如图 3 一 15 所示,这里需要注意网络名称是否正确。单击 OK 按钮完成网络名称设置。

3 — 15 接地符号属性对话框

( 4 )移动光标到图纸上合适的位置单击鼠标,接地符号就显示在图纸上。 12V 电源放置与接地放置基本相同。

3.2.8 绘制原理图

1 .绘制导线

元件放置在工作面板上并调整好各个元件的位置后, 接下来的工作是对原理图进行布线。对原理图布线的步骤如下:

( 1 )为了使原理图图纸有很好的视图效果,可以使用以下三种方法,执行菜单命令 View / Fit All Objects ; 第二种在原理图图纸上右击鼠标, 在弹出的菜单中选择 Fit All Objects 选项;第三种是使用热键( V , F )。

(2 )执行主菜单命令 Place / Wire ,进人绘制导线状态,并绘制原理图上的所有导线。

以连接 R1 与 NE555P 第七脚之间的连线为例,把十字形光标放在 R1 的引脚上,把光标移动到合适的位置时,一个红色的星形连接标志出现在光标处,这表明光标在元件的一个电气连接点上。

( 3 ) 单击鼠标固定第一个导线点, 移动鼠标会看到一根导线从固定点处沿鼠标的方向移动。如果需要转折,在转折处单击鼠标确定导线的位置,每转折一次都需要单击鼠标一次。

( 4 ) 移动鼠标到 NE555P 第七脚, 中间有一个转折点, 单击鼠标, 当移动到 NE555P 第七脚时,光标又变成红色的星形连接标志,单击鼠标完成了 R1 与 NE555P 第七脚之间的连接。

( 5 )时光标仍然是十字形,表明仍是处于画线模式,可以继续画完所有的连接线。

( 6 )连接完所有的连线后,右击鼠标退出画线模式,光标恢复为箭头形状。

2 . Net and Net Label (网络与网络名称)

彼此连接在一起的一组元件引脚称为网络( net )。

例如 555 电路图中的 NE555P 的第七脚、第六脚、 R1 、 C1 是连在一起的称为一个网络。网络名称实际上是一个电气连接点,具有相同网络名称的电气连接表明是连在一起的。网络名称主要用于层次原理图电路和多重式电路中的各个模块之间的连接。也就是说定义网络名称的用途是将两个和两个以上没有相互连接的网络,命名相同的网络名称,使它们在电气含义上属于同一网络。在印刷电路板布线时非常重要。在连接线路比较远或线路走线复杂时,使用网络名称代替实际走线使电路图简化。

在 555 电路图中,由于走线比较简单,所以没有必要图 3 — 16 网络名称属性对话框

放置网络名称。全部使用导线实现了线路的连接,但是可以看到 NE555P 的第六脚和第七脚的连线就比较远,使用网络名称的方法可以代替这段导线,下面以此为例介绍如何放置网络名称:

按照第 2 章介绍的方法放置网络名称并打开 Net Label (网络名称属性)对话框, 如图 3 — 16 所示。这里仅在 Properties 选项区域的 Net 文本框中键人 NE555P _ 6 , 其他采用默认设置即可。

移动光标到 NE555P 的第六脚, 单击鼠标完成第一个网络名称设置。移动光标到 R1 和 C1 与 NE555P 的第 7 脚连接点处,按 Tab 键定义网络名称为 NE555P_ 6 。完成了利用网络名称代替一段导线,使视图更加美观。

现在一副完整的 555 电路原理图已经完成了,执行菜单命令 File/Save 保存文件。 3.3 设置项目选项

项目选项包括错误检查规则、连接矩阵、比较设置、 ECO 启动、输出路径和网络选项以及用户指定的任何项目规则。

当项目被编译时,详尽的设计和电气规则将应用于设计验证。例如一个 PCB 文件, 项目比较器允许用户找出源文件和目标文件之间的差别,并在相互之间进行更新。

所有与项目相关的操作,如错误检查、比较文件和 ECO 启动均在 Options For Project 对话框中设置。

所有的项目输出,如网络名称、仿真器、文件打印、集合和输出报表均在 Outputs For Projects 对话框中设置。

执行菜单命令 Project / Project Options ,打开 OPtions for Proect (规则检查设置)对话框,如图 3 — 17 所示。

接下来,对规则检查设置对话框中各个选项卡进行相应的介绍:

◆ Error Reporting (错误报告)选项卡

Error Reporting 用于报告原理图设计的错误, 主要涉及下面几个方面: Violations Associated with Buses (总线错误检查报告) 、 Violations Associated with Components (元件错误检查报告) 、 Violations Asociated with Documents (文件错误检查报告) 、 Violations Associated with With Nets (网络错误检查报告) 、 Violations Associated with Others (其他错误检查报告)、 Violations Associated with Prarmeters (参数错误检查报告) 。对每一种错误都设置相应的报告类型, 例如选中 Bus indices out of range ,单击其后的 Fatal Error 按钮,会弹出错误报告类型的下拉列表。一般采用默认设置不需要对错误报告类型进行修改。

图 3 — 17 规则检查设置对话框

◆ Connection Matrix (连接矩阵)选项卡

在规则检查设置对话框中单击 Connection Matrix 标签, 将弹出 Connection Matrix 选项卡,如图 3 — 18 所示。

图 3 — 18 Connection Matrix 选项卡

连接矩阵标签显示的是错误类型的严格性。这将在设计中运行“错误报告”检查电气连接如引脚间的连接、元件和图纸的输人。连接矩阵给出了原理图中不同类型的连接点以及是否被允许的图表描述。

● 如果横坐标和纵坐标交叉点为红色, 则当横坐标代表的引脚和纵坐标代表的引脚相连接时,将出现 Fatal Error 信息。

● 如果横坐标和纵坐标交叉点为橙色, 则当横坐标代表的引脚和纵坐标代表的引脚相连接时,将出现 Error 信息。

● 如果横坐标和纵坐标交叉点为黄色, 则当横坐标代表的引脚和纵坐标代表的引脚相连接时,将出现 Warning 信息。

● 如果横坐标和纵坐标交叉点为绿色, 则当横坐标代表的引脚和纵坐标代表的引脚相连接时,将不出现错误或警告信息。

例如在矩阵图的横向找到 Output Pin ,从列向找到 Open Collector Pin ,在相交处是绿色的方块。当项目被编译时,这个绿色方块表示在原理图中从一个 Output Pin 连接到 Open Collector Pin 时将启动一个错误条件。

如果想修改连接矩阵的错误检查报告类型,比如想改变 Passive Pins (电阻、电容和连接器)和 Unconnected 的错误检查,可以采取下述步骤:

( 1 )在纵坐标找到 Passive Pins ,在横坐标找到 Unconnected ,系统默认为绿色, 表示当项目被编译时,在原理图上发现未连接的 Passive Pins 不会显示错误信息。

( 2 )单击相交处的方块,直到变成黄色,这样当编译项目时和发现未连接的 Passive Pins 时就给出警告信息。

( 3 )单击 Set To Defaults 按钮,可以恢复到系统默认设置。

◆ Comparator (比较器)选项卡

在规则检查设置对话框中单击 Comparator 标签, 将弹出 Comparator 选项卡如图 3 -19 所示。

图 3 - 19 Comparator 选项卡

Comparator 选项卡用于设置当一个项目被编译时给出文件之间的不同和忽略彼此的不同。在一般电路设计中不需要将一些表示原理图设计等级的特性之间的不同显示出来,所以在 Difference Associated With Compnents 单元找到 Changed Room Definitions 、 Extra Room Definitions 和 Extra Components Classes ,在这些选项右边的 Mode 下拉列表选择 Ignore Differences 。这样原理图设计等级特性之间的不同就被忽略。对不同的项目可能设置会有所不同,但是一般采用默认设置。

单击 Set To Default 一按钮,可以恢复到系统默认设置。

◆ ECO Generation (电气更改命令)选项卡

在规则检查设置对话框中单击 ECO Generation 标签,将弹出 ECO Generation 选项卡, 如图 3 — 20 所示。

图 3 — 20 ECO Gerleraion 选项卡

通过在比较器中找到原理图的不同,当执行电气更改命令后, ECO Generation 显示更改类型详细说明。主要用于原理图的更新时显示更新的内容与以前文件的不同。

ECO ( Engineering Change Order ) Generation 主要设置与元件、网络和参数相关的改变,对于每种变换都可以通过 Mode 列表框的下拉列表中选择 Generate Change Orders (检查电气更改命令)还是 Ignore Differences (忽略不同)。

单击 Set To Defaults 按钮,可以恢复到系统默认设置。

Options (选项)选项卡

在规则检查设置对话框中单击 Options 标签, 将弹出 Options 选项卡, 图 3 - 21 所示。

● Output path (输出路径)区域:可以设置各种报表的输出路径。默认的路径是系统在当前项目文档所在文件夹内创建。对于文件路径的选择主要考虑用户是希望设置单独的文件夹保存所有的设计项目,还是为每个项目中设置一个文件夹。

图 3 — 21 Options 选项卡

● Output Options 区域:有四个复选项设置输出文件。 Open outputs after compile (编译后输出文件)、 Timestamp folder (时间信息文件夹)、 Archive project docu-ment (存档项目文件)、 Use separate folder for each output type (对每个输出类型使用独立的文件夹)。

● Netlist Options 区域:有两个复选项分别为 Allow ports to Name Nets 和 Allow Sheet Entries to Name Nets 。 Allow ports to Name Nets 表示允许用系统所产生的网络名来代替与输人输出端口相关联的网络名。如果所设计的项目只是简单的原理图文档,不包含层次关系,可以选择此项。 Allow Sheet Entries to Name Nets 表示允许用系统所产生的网络名来代替与子图入口相关联的网络名。该项为系统默认设置选项。 3.4 编译项目

编译项目就是在设计文档中检查原理图的电气规则错误。执行菜单命令 Project / Compile PCB Project ,系统开始编译 Myproject1. PrjPCB 。当项目被编译时,在项目选项中设置的错误检查都会被启动, 同时弹出 Message 窗口显示错误信息。如果原理图绘制正确,将不会弹出 Message 窗口。

下面以 Myprojectl . PrjPCB 的 555 原理图为例, 删除 NE555P 的第四脚与电源连接的导线,并说明如何设置项目选项和编译项目,其步骤如下:

(1) 如果正确绘制 555 原理图,执行菜单命令 Project/Compile PCB Project ,将不会弹出 Message 窗口。

( 2 )选中 NE555P 的第四脚与电源连接的导线,然后删除这段导线。

( 3 )然后再执行菜单命令 Project/Compile PCB Project ,将弹出错误检查报告, 如图 3 — 22 所示。

图 3 — 22 错误检查报告

( 4 )通过错误报告中叙述的错误类型可以修改在原理图的错误。在 Message 对话框中单击一个错误,打开 Compile Error 对话框,如图 3 - 23 所示。同时在 Compile Error 对话框显示错误的详细信息。从 Compile Error 对话框中单击错误跳转到原理图的违反对象进行检查或修改。此时修改对象高亮显示, 电路图上的其他元件和导线模糊。修改完成后,可以单击图纸有下方的 Clear 按钮,清除图纸的模糊状态。

图 3 - 23 Compile Error 对话框

( 5) 修改完成后,重新编译项目,直至不再显示错误为止。保存项目文件,为 PCB 文件设计作好准备。

小结

本章围绕绘制一幅 555 原理图展开对电路设计流程的具体分析,尽管 555 原理图非常简单,但是读者不妨按照本节介绍的具体操作步骤,另找一份比较复杂的原理图试着绘制自己的第一张原理图,就能基本上领会原理图设计的基本方法和技巧。

习题

1 .了解 Protel DXP 集成库的概念。

范文五：PCB原理图设计

PCB原理图设计

2011年11月17日

作为一个电子工程师设计电路是一项必备的硬功夫，但是原理设计再完美，如果电路板设计不合理性能将大打折扣，严重时甚至不能正常工作。根据我的经验，我总结出以下一些,,,设计中应该注意的地方，希望能对您有所启示。不管用什么软件，,,,设计有个大致的程序，按顺序来会省时省力，因此我将按制作流程来介绍一下。样机制作(由于,,,,,,界面风格与,,,,,,,视窗接近，操作习惯也相近，且有强大的仿真功能，使用的人比较多，将以此软件作说明。) 原理图设计是前期准备工作，经常见到初学者为了省事直接就去画,,,板了，这样将得不偿失，对简单的板子，如果熟练流程，不妨可以跳过。但是对于初学者一定要按流程来，这样一方面可以养成良好的习惯，另一方面对复杂的电路也只有这样才能避免出错。在画原理图时，层次设计时要注意各个文件最后要连接为一个整体，这同样对以后的工作有重要意义。由于，软件的差别有些软件会出现看似相连实际未连(电气性能上)的情况。如果不用相关检测工具检测，万一出了问题，等板子做好了才发现就晚了。因此一再强调按顺序来做的重要性，希望引起大家的注意。原理图是根据设计的项目来的，只要电性连接正确没什么好说的。下面我们重点讨论一下具体的制板程序中的问题。

封闭的物理边框对以后的元件布局、走线来说是个基本平台，也对自动布局起着约束作用，否则，从原理图过来的元件会不知所措的。但这里一定要注意精确，否则以后出现安装问题麻烦可就大了。还有就是拐角地方最好用圆弧，一方面可以避免尖角划伤工人，同时又可以减轻应力作用。以前我的一个产品老是在运输过程中有个别机器出现面壳,,,板断裂的情况，改用圆弧后就好了。

把元件和网络引人画好的边框中应该很简单，但是这里往往会出问题，一定要细心地按提示的错误逐个解决，不然后面要费更大的力气。这里的问题

一般来说有以下一些:元件的封装形式找不到，元件网络问题，有未使用的元件或管脚，对照提示这些问题可以很快搞定的。

元件的布局与走线对产品的寿命、稳定性、电磁兼容都有很大的影响，是应该特别注意的地方。一般来说应该有以下一些原则:

先放置与结构有关的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，这些器件放置好后用软件的,,,,功能将其锁定，使之以后不会被误移动。再放置线路上的特殊元件和大的元器件，如发热元件、变压器、

IC等。最后放置小器件。

元件布局还要特别注意散热问题。对于大功率电路，应该将那些发热元件如功率管、变压器等尽量靠边分散布局放置，便于热量散发，不要集中在

一个地方，也不要高电容太近以免使电解液过早老化。

走线的学问是非常高深的，每人都会有自己的体会，但还是有些通行的原则的。

?高频数字电路走线细一些、短一些好

?大电流信号、高电压信号与小信号之间应该注意隔离(隔离距离与要承受的耐压有关，通常情况下在 2,,时板上要距离2mm，在此之上以比例算还要加大，例如若要承受,,,的耐压测试，则高低压线路之间的距离应在3.5,,以上，许多情况下为避免爬电，还在印制线路板上的高低压之间开槽。)

?两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合;作为电路的输人及输出用的印制导线应尽量避兔相邻平行，以免发生回授，在这些导线之间最好加接地线。

?走线拐角尽可能大于,,度，杜绝,,度以下的拐角，也尽量少用,,度拐角

?同是地址线或者数据线，走线长度差异不要太大，否则短线部分要人为走弯线作补偿

?走线尽量走在焊接面，特别是通孔工艺的,,,

?尽量少用过孔、跳线

?单面板焊盘必须要大，焊盘相连的线一定要粗，能放泪滴就放泪滴，一般的单面板厂家质量不会很好，否则对焊接和,,,,,,,都会有问题?大面积敷铜要用网格状的，以防止波焊时板子产生气泡和因为热应力作用而弯曲，但在特殊场合下要考虑,,,的流向，大小，不能简单的用铜箔填充了事，

而是需要去走线

?元器件和走线不能太靠边放，一般的单面板多为纸质板，受力后容易断裂，如果在边缘连线或放元器件就会受到影响

?必须考虑生产、调试、维修的方便性

对模拟电路来说处理地的问题是很重要的，地上产生的噪声往往不便预料，可是一旦产生将会带来极大的麻烦，应该未雨绸缎。对于功放电路，极微小的地噪声都会因为后级的放大对音质产生明显的影响;在高精度,,,转换电路中，如果地线上有高频分量存在将会产生一定的温漂，影响放大器的工作。这时可以在板子的,角加退藕电容，一脚和板子上的地连，一脚连到安装孔上去(通过螺钉和机壳连)，这样可将此分量虑去，放大器及,,也就稳定了。另外，电磁兼容问题在目前人们对环保产品倍加关注的情况下显得更加重要了。一般来说电磁信号的来源有,个:信号源，辐射，传输线。晶振是常见的一种高频信号源，在功率谱上晶振的各次谐波能量值会明显高出平均值。可行的做法是控制信号的幅度，晶振外壳接地，对干扰信号进行屏蔽，采用特殊的滤波电路及器件等。需要特别说明的是蛇形走线，因为应用场合不同其作用也是不同的，在电脑的主板中用在一些时钟信号上，如 ,,，,,,、,,,-,,,，它的作用有两点:,、阻抗匹配 ,、滤波电感。对一些重要信号，如，,,,,,,,架构中的,,,,,,,，一共,,根，频率可达,,,,,,，要求必须严格等长，以消除时滞造成的隐患，这时，蛇形走线是唯一的解决办法。一般来讲，蛇形走线的线距,,,倍的线宽;若在普通PCB板中，除了具有滤波电感的作用外，还可作为收音机天线的电感线圈等等。

完成布线后，要做的就是对文字、个别元件、走线做些调整以及敷铜(这项工作不宜太早，否则会影响速度，又给布线带来麻烦)，同样是为了便于进行生产、调试、维修。敷铜通常指以大面积的铜箔去填充布线后留下的空白区，可以铺,,,的铜箔，也可以铺,,,的铜箔(但这样一旦短路容易烧毁器件，最好接地，除非不得已用来加大电源的导通面积，以承受较大的电流才接,,,)。包地则通常指用两根地线(,,,,)包住一撮有特殊要求的信号线，防止它被别人干扰或干扰别人。如果用敷铜代替地线一定要注意整个地是否连通，电流大小、流向与有无特殊要求，以确保减少不必要的失误。

有时候会因为误操作或疏忽造成所画的板子的网络关系与原理图不同，这时检察核对是很有必要的。所以画完以后切不可急于交给制版厂家，应该先做核对，后再进行后续工作。

完成这些工作后，如果时间允许还可以进行软件仿真。特别是高频数字电路，这样可以提前发现一些问题，大大减少以后的调试工作量。

尽管现在的EDA工具很强大，但随着PCB尺寸要求越来越小，器件密度越来越高，PCB设计的难度并不小。如何实现PCB高的布通率以及缩短设计时间呢,本文介绍PCB规划、布局和布线的设计技巧和要点。现在PCB设计的时间越来越短，越来越小的电路板空间，越来越高的器件密度，极其苛刻的布局规则和大尺寸的元件使得设计师的工作更加困难。为了解决设计上的困难，加快产品的上市，现在很多厂家倾向于采用专用EDA工具来实现PCB的设计。但专用的EDA工具并不能产生理想的结果，也不能达到100%的布通率，而且很乱，通常还需花很多时间完成余下的工作。现在市面上流行的EDA工具软件很多，但除了使用的术语和功能键的位置不一样外都大同小异，如何用这些工具更好地实现PCB的设计呢,在开始布线之前对设计进行认真的分析以及对工具软件进行认真的设置将使设计更加符合要求。下面是一般的设计过程和步骤。

因素。近几年来，多层板之间的成本差别已经大大减小。在开始设计时最好采用较多的电路层并使敷铜均匀分布，以避免在设计临近结束时才发现有少量信号不符合已定义的规则以及空间要求，从而被迫添加新层。在设计之前认真的

规划将减少布线中很多的麻烦。

自动布线工具本身并不知道应该做些什么。为完成布线任务，布线工具需要在正确的规则和限制条件下工作。不同的信号线有不同的布线要求，要对所有特殊要求的信号线进行分类，不同的设计分类也不一样。每个信号类都应该有优先级，优先级越高，规则也越严格。规则涉及印制线宽度、过孔的最大数量、平行度、信号线之间的相互影响以及层的限制，这些规则对布线工具的性能有很大影响。认真考虑设计要求是成功布线的重要一步。

为最优化装配过程，可制造性设计(DFM)规则会对元件布局产生限制。如果装配部门允许元件移动，可以对电路适当优化，更便于自动布线。所定义的规则和约束条件会影响布局设计。在布局时需考虑布线路径(routing channel)和过孔区域，如图1所示。这些路径和区域对设计人员而言是显而易见的，但自动布线工具一次只会考虑一个信号，通过设置布线约束条件以及设定可布信号线的层，可以使布线工具能像设计师所设想的那样完成布线。

在扇出设计阶段，要使自动布线工具能对元件引脚进行连接，表面贴装器件的每一个引脚至少应有一个过孔，以便在需要更多的连接时，电路板能够进行内层连接、在线测试(ICT)和电路再处理。为了使自动布线工具效率最高，一定要尽可能使用最大的过孔尺寸和印制线，间隔设置为50mil较为理想。要采用使布线路径数最大的过孔类型。进行扇出设计时，要考虑到电路在线测试问题。测试夹具可能很昂贵，而且通常是在即将投入全面生产时才会订购，如果这时候才考虑添加节点以实现100%可测试性就太晚了。经过慎重考虑和预测，电路在线测试的设计可在设计初期进行，在生产过程后期实现，根据布线路径和电路在线测试来确定过孔扇出类型，电源和接地也会影响到布线和扇出设计。为降低滤波电容器连接线产生的感抗，过孔应尽可能靠近表面贴装器件的引脚，必要时可采用手动布线，这可能会对原来设想的布线路径产生影响，甚至可能会导致你重新考虑使用哪种过孔，因此必须考虑过孔和引脚感抗间的关系并设定过孔规格的优先级。

手动布线以及关键信号的处理

尽管本文主要论述自动布线问题，但手动布线在现在和将来都是印刷电路板设计的一个重要过程。采用手动布线有助于自动布线工具完成布线工作。通过对挑选出的网络(net)进行手动布线并加以固定，可以形成自动布线时可依据的路径。无论关键信号的数量有多少，首先对这些信号进行布线，手动布线或结合自动布线工具均可。关键信号通常必须通过精心的电路设计才能达到期望的性能。布线完成后，再由有关的工程人员来对这些信号布线进行检查，这个过程相对容易得多。检查通过后，将这些线固定，然后开始对其余信号进行自动布线。自动布线对关键信号的布线需要考虑在布线时控制一些电参数，比如减小分布电感和EMC等，对于其它信号的布线也类似。所有的EDA厂商都会提供一种方法来控制这些参数。在了解自动布线工具有哪些输入参数以及输入参数对布线的影响后，自动布线的质量在一定程度上可以得到保证。应该采用通用规则来对信号进行自动布线。通过设置限制条件和禁止布线区来限定给定信号所使用的层以及所用到的过孔数量，布线工具就能按照工程师的设计思想来自动布线。如果对自动布线工具所用的层和所布过孔的数量不加限制，自动布线时将会使用到每一层，而且将会产生很多过孔。在设置好约束条件和应用所创建的规则后，自动布线将会达到与预期相近的结果，当然可能还需要进行一些整理工作，同时还需要确保其它信号和网络布线的空间。在一部分设计完成以后，将其固定下来，以防止受到后边布线过程的影响。采用相同的步骤对其余信号进行布线。布线次数取决于电路的复杂性和你所定义的通用规则的多少。每完成一类信号后，其余网络布线的约束条件就会减少。但随之而来的是很多信号布线需要手动干预。现在的自动布线工具功能非常强大，通常可完成100%的布线。但是当自动布线工具未完成全部信号布线时，就需对余下的信号进行手动布线。自动布线的设计要点包括:1. 略微改变设置，试用多种路径布线;2. 保持基本规则不变，试用不同的布线层、不同的印制线和间隔宽度以及不同线宽、不同类型的过孔如盲孔、埋孔等，观察这些因素对设计结果有何影响;3(让布线工具对那些默认的网络根据需要进行处理;4.信号越不重要，自动布线工具对其布线的自由度就越大。

布线的整理

如果你所使用的EDA工具软件能够列出信号的布线长度，检查这些数据，你可能会发现一些约束条件很少的信号布线的长度很长。这个问题比较容易处理，通过手动编辑可以缩短信号布线长度和减少过孔数量。在整理过程中，你需要判断出哪些布线合理，哪些布线不合理。同手动布线设计一样，自动布线设计也能在检查过程中进行整理和编辑。

电路板的外观

以前的设计常常注意电路板的视觉效果，现在不一样了。自动设计的

上能满足规定的要求，而且电路板不比手动设计的美观，但在电子特性

UID5203 帖子9561 精华16 积分10761 财富2620 威望104 来自艺术学院在线时间786 小时注册时间2004-8-3 最后登录2009-6-16

发表于 2006-7-4 02:47 | 只看该作者第四篇印制电路板(PCB)的地线设计

在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等。在地线设计中应注意以下几点:

1.正确选择单点接地与多点接地

在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1—10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。

2.将数字电路与模拟电路分开

电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。

3.尽量加粗接地线

若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三

。位于印制电路板的允许电流。如有可能，接地线的宽度应大于3mm

4.将接地线构成闭环路

设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于:印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环

当前世界性的环境保护的需求，使得电子产品要具有省能源部小型化特的要求更加强烈。这也促使了数据、信息处理的电子产品，向高速、大容量化的深层次的推进。另一方面，个人需求的IT产品，也同样向着功能复合化、高性能化(高速化)、低消费电力化的方向进展。在电子产品的信号传送方式上，由并行传输方式向着连续方式发展。并且还开始出现了在电气传输中加入了光路传输的方式。电子元器件的高集成化、高频化的发展，使得具有高频性的印制电路板需求量在不断的增高。过去，印制电路板只起到了安装在它上面的电子部品之间的电气互连的功能。而现在，又提出了许多的新功能的要求，例如:整机产品的高速、大容量化要求PCB的信号传输的稳定化;要求PCB有防止EMI/EMC的相应对策;由于组件的MCM(Multi Chip Module)化、SiP(System in a Package)化的高密度安装以及电子部品的发热源的高度集中的问题等，都要求PCB具有更商的耐热性、散热性;基板的元器件内藏等产品形式的出现，出赋予PCB新的功能。从提高操作性、加工性及降低制造成本的观点上出发，IC封装所使用的基板，由陶

瓷等无机类PCB材料，向着使用环氧树脂、聚酰亚胺树脂等有机类PCB基板材料方向的转化。

1.高频电子产品中具有控制特性阻抗性的PCB设计技术所涉及的方面。

具有高精度控制特性阻抗性的PCB制造，是整体把握的设计技术所保证。而这一系统的整体设计技术，主要包括了基板材料的介电特性、部品特性、设计方法、PCB制造特性、组装方法等的技术。正如图1所描述那样，高精度控制特性阻性的PCB有着三大方面(高精度层压技术、高精度电镀技术、高精度图形形成技术)的要素技术。

一般的高频性印制电路板基板材料的特性，包括着它的信号传播损失小(具有低介电常数性、低介质损耗因数性)、信号传输速度高、在介电特性方面受到频率、、湿度变化下而表现出的高稳定性等内容。选择高频性印温度

制电路板基板材料，首先必须要考虑到它在高频电路PCB上的信号传播损失的特性。1GHZ以上领域内还会存在着由于“表皮效果”(又称为“肌肤效应”)问题，它造成的导体损失(见图2中式1)。还应该认识到，在基板材料上、在PCB制造上、在组装上由于存在着微小偏差(特别是在层间厚度、介电常数、导体厚度、导体宽度四个方面的偏差)，就会造成基板材料的特性阻抗的不整合，出现反射、衰减量的增大。

2.有关基板材料的选择

制造高频性印制电路板，对基板材料的选择是十分重要的。在选择基板材料时，应该注意以下的四点原则。

(1) 对影响介电特性关键项目的考虑

对绝缘基板材料介电体特性的考虑，首要的是要选择介质损失因数值小的基板材料。基板材料的树脂分子构造中具有极性结构部分，由于在高频条件下对频率条件下对频率信号会产生振动、热、杂波的变化，至使信号电压出现衰减。另外，要选择介民常数小的基板材料。介电常数与介电体损失、信号的传输速度、信号的波长的缩短率相关。基板材料的介电常数值高，波长的缩短率则大。例如，一般的环氧树脂-玻璃纤维布基覆铜板(通称FR-4)的介电常数(公称值)为“4.7”，为了简便计算让为“4.0”。 1GHZ的模拟信号的波长在空气中(空气的介电常数为1)为30mm，当传输路线为300mm长时，振幅次数为10个。采用FR-4基板材料的配线图形，由于它介电常数比空气的介

电常大4倍，在同样长度(30mm)的传输路线情况下，振幅次数增加到20个。而在信号的振幅方面，由于反射、吸收的关系其信号衰减量要大于在空气中传输的衰减量。RF电路、天线电路多采用波长(λ)为λ/4的设计。由于存在着介电常数与波长的缩短率成正比的关系，使用这两种电路设计，对基板材料要求低的介电常数的设计。在过去用KHZ、MHZ频率电路设计的时代，曾经使用过高介电常数、低介质损失因数的陶瓷基板材料(它的介电常为10，介质损失因为0.0002)。在1GHZ传输频率下，信号波长在空气中为30mm，而采用FR-4基板材料的配线图形上的信号波长为15mm。λ/4的设计方式下，配线长度缩短为3.75mm。从印制电路板制造质量的精度上考虑，使用高介电常数的基板材料，若想得到所要求的高频性能是很困难的。因此，在1GHZ以上的电路要求的情况下，采用低介电常数的基板材料制造PCB是十分必要的。而使用有机树脂系基材，要比陶瓷基材更易实现基板材料的低介电常数、低介质损失因数化的要求。表1介绍了目前市场上具有代表性的有机树脂类的低介电常数性基板材料产品。

(2) 在频率变化下的对介电体特性的考虑

目前一般所用的典型基板材料——FR-4覆铜板及具体代表性的低介电常数的基材料，在不同的频率条件下的介电常数和介质损失因数的变化情况。可以看出，低介电常的基板材料，在1GHZ以上在介电特性上是基本变化不大的。而在1MHZ –1MHZ频率范围内，它的介电特性测定值“混乱”——变化跳动较大。FR-4基板材料的介电常数在1MHZ时是4.7，在1GHZ时是4.3。随着频率条件的不同而略微有变化。并且从1MHZ到1GHZ的频率增高，它表现出略微下降的趋势。

(3) 在环境变化下的对介质体特性的考虑

选择高频电路用的基板材料，还应该注意考察在高频元器件发热量大的情况下，以及在高温、高湿环境情况下，基板材料的介电特性的变化大小。一般要选择在上述环境变化下介电特性变化小的基板料。在高温、高湿环境情况下，一般的基板材料的ε和tanδ值是上升的。因此，根据所使用的环境中的温度、湿度的变化情况，去掌握基材料的介电特性能变化量，是十分重要的。

(4) 在频率、温湿度变化下的对介电特性稳定性的评价

对基板材料介电特性在频率、温湿度变化下的稳定性的评价，首先要用这种基板材料制作出测试专用印制电路板。然后采用电路分析的手段，对S参数的进行测定(S21:减衰量、S11:反射量)。并检测其位相特性、VSWR、

阻抗等。在检测中必须要注意考虑在检测中的影响度。这种检测中止差，特性

对检测结果的准确性影响是至关重要的。

3.有关板材料组成结构的设计

3.1基板材料的介电特性的稳定化

为了实现高频电路下波长的缩短，要求基板材料具有稳定的介常数值。即从微观角度上讲，介电常数值达到均匀一致。对于有玻纤布增强的基板材料来讲，实现这一特性的重要途径，是基板材料的构成要100,的采用经开纤处理过的玻璃纤维布。从而达到基板材料组成中的玻璃纤维布与树脂分布的均一化。玻璃纤维布的开纤处理，是采用高压射水的方法对玻璃纤维布进行再加工的一种处理。末经开纤处理的玻纤经纬纱交织点凸起，四周孔隙明显。而利用高压水对玻纤布的经纬纱露在布面的部分进行“喷水针刺法”开纤处理的玻纤布，其经纬纱中的纤维开松，均匀散开而呈为扁平状。它的经纬纱交织点的凸起得减缓。它的纤维分散开来，填充了交织点周围的孔隙，这样起到了有利于在基板材料各个部位的树脂均匀一致分布的效果。大多的板材料，其树脂的重量比在35-65,范围。以FR-4为例的基板材料中不同树脂量与不同频率的介电特性对应关系。从图8中可恶看出:当树脂量越高越接近树脂本身的介电常数值，整个基板材料的介电常数表现越低。当树脂量越小，整个基板材料的介质损失因数值就越接近玻璃纤维布的介质损失因数值，即介质损失因数值表现出越小。可以从理论上计算出在不同树脂与玻璃纤维布含量的比例时，整个基板材料的介电常数值。

3.2基板材料的树脂量对其他性能的影响

基板材料的树脂量不但对介电特性有很大的影响，而且对基板材料的玻璃化温度(Tg)、板的厚度方向(Z方向)和面方向(X、Y方向)的热膨胀系数(即尺寸稳定生)也有着重要影响。当树脂量小时，板的Tg高，热膨胀系数小。在高温条件下，所使用的树脂由于一般会产生水分解反应，使得它的绝缘电阻下降，造成基板材料的绝缘性恶化。当树脂量越大，这种变化特性就越

明显。而板的热膨胀系数大小，直接关朕到印制电路板的通孔可靠性、焊接可靠性的好坏。

3.3基板材料热膨胀系数与玻璃纤维布、树脂的关系

使用玻璃纤维布作为增强的基板材料，它的X、Y方向的热膨胀系数，主要与玻璃纤维布制造方法(单丝直径、玻璃纱的线密度、织物密度等)有很大的依存关系。而基板材料的厚度方向的热膨系数的大小，主要与树膨胀系数有着依存的关系。在这一类基板材料的构成中添加了填充材料，会由于降低树脂量而在基板材料的热膨胀量方面得到了抑制。

3.4基板材料的填充材料对基板材料的性能提高所起到的效果

一些无卤化基板材料、适于激光钻孔的基板材料，一般要在基板材料树脂中混入无机填充材料。在达到板的规定厚度情况下，由于填充材料的入，使用树脂量比例有所减少。这样在板Tg上会得到提高。在X、Y、Z方向上热膨胀量方面会有所减低。由于所加入的填充材料都具有高介电常数、低介质损失因数特性，这样造成在树脂中加入填充材料板的电常数升高。而在介质损失因数方面有所降低。

4.有关铜箔

在刚性印制电路板制造中多使用电解铜箔。基板材料中的树脂与铜箔间的剥离强度，与铜箔的粗化面的表面处理轮廓度大小相关。一般讲，处理面的处理层轮廓大的铜箔，它的剥离强度就高。在存在高频信号的印制电路板场合，由于有“表皮效果”的影响，只有导电线路的表面才有信号的流通，这样，当铜箔处理面处理层的轮廓大，就在反射、衰减量在的表现。这会引起信号传问输损失加大。因此，在减低粗化面处理层的轮廓度，是高频电路用基板所期望的。目前对轮廓为4μm以下的铜箔，称之为低轮廓铜箔(简称为VLP铜箔)。在高频电路中，使用具有低轮廓并且是极薄箔，已经成为一种发展的潮流。由于压延铜箔是具有低轮廓的特性，使用目前正在积极开发具有较高剥离强度性能的压延铜箔品种。高频电路基板，不仅需要铜箔的厚度方向降低其尺寸分散问题，而且还期望铜箔低面(靠基材树脂的面)的宽幅的尺寸精度也有所提高。低轮廓铜箔易于实现上述两项对铜箔的性能要求。并且，采用低轮廓铜箔，还

由于它在蚀刻电路图形的加工后，在基板上铜粉的残留甚少(或者是没有)，因此可带来PCB的耐电压性、长期电气绝缘性提高的效果。

5.关于PCB制造中图形尺寸精度的控制

印制电路板制造中对特性阻抗精度的控制，存在着六个方面(包括十个参数)的构成要素。它们包括:?绝缘层厚度(即PCB层间厚度)(h)及其厚度精度(?h);?导体宽度(w)及其宽度精度(?w);?蚀刻因子(ef);?导体厚度(t)及其厚度精度(?t);?介电常数值(ε)及其精度(?ε);?阻焊剂膜厚度(mh)。这些要素，对于控制PCB的阻抗大小及其特性精度有着直接的影响，并左右着印制电路板的高频的实现情况。在上述的特性

特性阻抗的构成要素中，介电常数值的精度与基板材料(半固化片)的树脂含量的均匀程度密切相关。而导线的蚀刻因子、导体宽度精度要素都与铜箔的处理面轮廓度大小直接相关联。

只看该作者半固化片树脂含量的技术指标，是各个基板材料生产厂根据用户厂(印制电路板生产厂)实际成型加工工艺的不同及生产水平的能力而制定的。由于树脂量的不同，使得在半固化片的熔融粘度上有所差导及在层压工艺上也就存在着不同。这些会带来PCB在绝缘层厚度及其精度上有所差别(见表2中的对比)。因此，采用不同厂家、不同树脂量指标的半固化片材料所生产的多层板，在它的介电特性，特别是介电常数值上，表现出其高低及精度的不同。可以看出，若想要提高PCB的特性高精度控制，基板材料生产厂在生产半固化片的树脂量的指标控制方面，必须要与印制电路板生产厂家达到很好的配合。

PCB高效自动布线设计技巧和要点

乱，通常还需花很多时间完成余下的工作。现在市面上流行的EDA工具软件很多，但除了使用的术语和功能键的位置不一样外都大同小异，如何用这些工具更好地实现PCB的设计呢,在开始布线之前对设计进行认真的分析以及对工具

软件进行认真的设置将使设计更加符合要求。下面是一般的设计过程和步骤。

电路板尺寸和布线层数需要在设计初期确定。如果设计要求使用高密度球栅阵列(BGA)组件，就必须考虑这些器件布线所需要的最少布线层数。布线层的数量以及层叠(stack-up)方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度，实现期望的设计效果。多年来，人们总是认为电路板层数越少成本就越低，但是影响电路板的制造成本还有许多其他因素。近几年来，多层板之间的成本差别已经大大减小。在开始设计时最好采用较多的电路层并使敷铜均匀分布，以避免在设计临近结束时才发现有少量信号不符合已定义的规则以及空间要求，从而被迫添加新层。在设计之前认真的规划将减少布线中很多的麻烦。

设计规则和限制

在扇出设计阶段，要使自动布线工具能对元件引脚进行连接，表面贴装器件的每一个引脚至少应有一个过孔，以便在需要更多的连接时，电路板能够进行内层连接、在线测试(ICT)和电路再处理。为了使自动布线工具效率最

高，一定要尽可能使用最大的过孔尺寸和印制线，间隔设置为50mil较为理想。要采用使布线路径数最大的过孔类型。进行扇出设计时，要考虑到电路在线测试问题。测试夹具可能很昂贵，而且通常是在即将投入全面生产时才会订购，如果这时候才考虑添加节点以实现100%可测试性就太晚了。经过慎重考虑和预测，电路在线测试的设计可在设计初期进行，在生产过程后期实现，根据布线路径和电路在线测试来确定过孔扇出类型，电源和接地也会影响到布线和扇出设计。为降低滤波电容器连接线产生的感抗，过孔应尽可能靠近表面贴装器件的引脚，必要时可采用手动布线，这可能会对原来设想的布线路径产生影响，甚至可能会导致你重新考虑使用哪种过孔，因此必须考虑过孔和引脚感抗间的关系并设定过孔规格的优先级。

手动布线以及关键信号的处理

很多信号布线需要手动干预。现在的自动布线工具功能非常强大，通常可完成100%的布线。但是当自动布线工具未完成全部信号布线时，就需对余下的信号进行手动布线。自动布线的设计要点包括:1. 略微改变设置，试用多种路径布线;2. 保持基本规则不变，试用不同的布线层、不同的印制线和间隔宽度以及不同线宽、不同类型的过孔如盲孔、埋孔等，观察这些因素对设计结果有何影响;3(让布线工具对那些默认的网络根据需要进行处理;4.信号越不重要，自动布线工具对其布线的自由度就越大。

布线的整理

电路板的外观

以前的设计常常注意电路板的视觉效果，现在不一样了。自动设计的电路板不比手动设计的美观，但在电子特性上能满足规定的要求，而且设计的完整性能得到保证。

解决EMI问题的办法很多，现代的EMI抑制方法包括:利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。

在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由於电容呈有限频率响应的特性，这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共模EMI干扰源。我们应该怎麽解决这些问题, 就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。当

然，电源层到IC电源引脚的连线必须尽可能短，因为数位信号的上升沿越来越快，最好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。为了控制共模EMI，电源层要有助於去耦和具有足够低的电感，这个电源层必须是一个设计相当好的电源层的配对。有人可能会问，好到什麽程度才算好,问题的答案取决於电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等效电容约为75pF。显然，层间距越小电容越大。上升时间为100到300ps的器件并不多，但是按照目前IC的发展速度，上升时间在100到300ps范围的器件将占有很高的比例。对於100到300ps上升时间的电路，3mil层间距对大多数应用将不再适用。那时，有必要采用层间距小於1mil的分层技术，并用介电常数很高的材料代替FR4介电材料。现在，陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。尽管未来可能会采用新材料和新方法，但对於今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料，通常足够处理高端谐波并使瞬态信号足够低，就是说，共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。

从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨著电源层或接地层。对於电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层:策略。什麽样的堆叠策略有助於屏蔽和抑制EMI,以下分层堆叠方案假定电源电流在单一层上流动，单电压或多电压分布在同一层的不同部份。多电源层的情形稍后讨论。

层板设计存在若干潜在问题。首先，传统的厚度为62mil的四层板，即使信号层在外层，电源和接地层在内层，电源层与接地层的间距仍然过大。如果成本要求是第一位的，可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能，但只适用於板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。第一种为首选方案，PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低。从EMI控制的角度看，这是现有的最佳4层PCB结构。第二种方案的外层走电源和地，中间两层走信号。该方案相对传统4层板来说，改进要小一些，层间阻抗和传统的4层板一样欠佳。如果要控制走线阻抗，上述堆叠方案都要非常小心地将走线布置在电源和

接地铺铜岛的下边。另外，电源或地层上的铺铜岛之间应尽可能地互连在一起，以确保DC和低频的连接性。

如果4层板上的元件密度比较大，则最好采用6层板。但是，6层板设计中某些叠层方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例. 第一例将电源和地分别放在第2和第5层，由於电源覆铜阻抗高，对控制共模EMI辐射非常不利。不过，从信号的阻抗控制观点来看，这一方法却是非常正确的。第二例将电源和地分别放在第3和第4层，这一设计解决了电源覆铜阻抗问题，由於第1层和第6层的电磁屏蔽性能差，差模EMI增加了。如果两个外层上的信号线数量最少，走线长度很短(短於信号最高谐波波长的1/20)，则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地(每1/20波长为间隔)，则对差模EMI的抑制特别好。如前所述，要将铺铜区与内部接地层多点相联。通用高性能6层板设计一般将第1和第6层布为地层，第3和第4层走电源和地。由於在电源层和接地层之间是两层居中的双微带信号线层，因而EMI抑制能力是优异的。该设计的缺点在於走线层只有两层。前面介绍过，如果外层走线短且在无走线区域铺铜，则用传统的6层板也可以实现相同的堆叠。另一种6层板布局为信号、地、信号、电源、地、信号，这可实现高级信号完整性设计所需要的环境。信号层与接地层相邻，电源层和接地层配对。显然，不足之处是层的堆叠不平衡。这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜，填铜后如果第3层的覆铜密度接近於电源层或接地层，这块板可以不严格地算作是结构平衡的电路板。填铜区必须接电源或接地。连接过孔之间的距离仍然是1/20波长，不见得处处都要连接，但理想情况下应该连接。

由於多层板之间的绝缘隔离层非常薄，所以10或12层的电路板层与层之间的阻抗非常低，只要分层和堆叠不出问题，完全可望得到优异的信号完整性。要按62mil厚度加工制造12层板，困难比较多，能够加工12层板的制造商也不多。由於信号层和回路层之间总是隔有绝缘层，在10层板设计中分配中间6层来走信号线的方案并非最佳。另外，让信号层与回路层相邻很重要，即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是，第1层沿X方向走线，第3层沿Y方向走线，第4层沿X方向走线，以此类推。直观

地看走线，第1层1和第3层是一对分层组合，第4层和第7层是一对分层组合，第8层和第10层是最后一对分层组合。当需要改变走线方向时，第1层上的信号线应藉由“过孔:到第3层以后再改变方向。实际上，也许并不总能这样做，但作为设计概念还是要尽量遵守。同样，当信号的走线方向变化时，应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合最紧。例如，如果信号在第1层上走线，回路在第2层且只在第2层上走线，那麽第1层上的信号即使是藉由“过孔:转到了第3层上，其回路仍在第2层，从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。如果实际走线不是这样，怎麽办,比如第1层上的信号线经由过孔到第10层，这时回路信号只好从第9层寻找接地平面，回路电流要找到最近的接地过孔(如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔，则真的走运。假如没有这样近的过孔可用，电感就会变大，电容要减小，EMI一定会增加。当信号线必须经由过孔离开现在的一对布线层到其他布线层时，应就近在过孔旁放置接地过孔，这样可以使回路信号顺利返回恰当的接地层。对於第4层和第7层分层组合，信号回路将从电源层或接地层(即第5层或第6层)返回，因为电源层和接地层之间的电容耦合良好，信号容易传输。

如果同一电压源的两个电源层需要输出大电流，则电路板应布成两组电源层和接地层。在这种情况下，每对电源层和接地层之间都放置了绝缘层。这样就得到我们期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等，则分流就不均匀，瞬态电压将大得多，并且EMI会急剧增加。如果电路板上存在多个数值不同的电源电压，则相应地需要多个电源层，要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下，确定配对电源层和接地层在电路板的位置时，切记制造商对平衡结构的要求。

总结

鉴於大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板，本文关於电路板分层和堆叠的讨论都局限於此。厚度差别太大的电路板，本文推荐的分层方案可能不理想。此外，带盲孔或埋孔的电路板的加工制程不同，本文的分层方法也不适用。电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和电源的电磁场屏蔽起来

的关键。理想情况下，信号走线层与其回路接地层之间应该有一个绝缘隔离层，配对的层间距(或一对以上)应该越小越好。根据这些基本概念和原则，才能设计出总能达到设计要求的电路板。

种改良过的适用于生产超精密板的蚀刻技术 Vacuum Etching Technology: An Improved Etching Technique for Ultra-Fine Structures

By Frank Baron and Ron Salerno

蚀刻制程是PCB制造的一个基本生产步骤:首先采用抗蚀剂盖住覆铜板上需保留的导线及元器件引脚，利用蚀刻除去未被抗蚀剂覆盖的不需要保留的铜，生成需要的导电图形。蚀刻技术的挑战性较大，特别是在生产精细导线的板时，公差要求很严，不允许出现任何错误。因此蚀刻后效果需尽可能保持一致。

因水平湿制程线的自动化程度较高，PCB制造商在生产中使用较多，这样一来，使得蚀刻工艺进一步复杂化。作为自动化设备提供的低成本的代价，我们无法避免水坑效应，因为水平线的上下板面的蚀刻效果不同，明确地说，板边的蚀刻速率比板中间部位的蚀刻速率要快。在某些情况下，可能会造成严重地比例失调。

水坑效应会导致对板边部分导线的侧蚀远远大于对板中央部分导线的侧蚀。即使精心布线修正来补偿蚀刻速率的不同 (轻微加宽沿板边的导线的线宽)，也因超精细线路严格的公差要求而避免不了失败的结局。

造成蚀刻速率不同的原因很明显。在水平传送线中，因线路板朝上部分板边的蚀刻液比较容易流走，所以经常可得到新鲜蚀刻液补充。相反，在板中央部分会产生水坑效应，因蚀刻液较难得到更新，所以该区域蚀刻速率比蚀刻液容易排走/流走的板边或板的朝下一面慢。在实际操作中，水平的传送辘阻碍了蚀刻液的排出，使其在辘间积存，所以无法避免水坑效应的产生。

水坑效应在生产大板或超精细导线板时变得特别明显。除非进行较大规模的技术投入，否则就算进行特别的工艺工程措施时，如:将可单独调节的喷管调至与传送方向平行，对喷射歧管进行摆动或修正复蚀刻系统，该问题都无法衩妥善处理。所以从一开始就要避免蚀刻时出现水坑效应。

在去年底，PILL e.K.发布了一项新的工艺技术，仅通过抽水泵来吸取使用过的蚀刻液就可改善板面朝上部分的蚀刻液的流动性，从而阻止水坑效应的产生。这种方法被称为真空蚀刻。

第一条真空蚀刻线于2001年11月在Productronica向公众演示。同时由线路板制造商进行的测试也确证了仅在用较少的精力控制工程条件的情况下，真空蚀刻工艺可达到卓越的效果。

经真空蚀刻后，在板的双面整个表面蚀刻效果都非常均匀。

真空蚀刻技术的原理很简单。蚀刻段中不仅安装了喷嘴，也在喷管之间离线路板表面相对距离较近的位置安装了抽气单元。这些抽气单元将使用过的蚀刻液吸走后，通过闭合回路回到模块的液槽中。

在这里真空指系统操作区域的负压和刚够防止蚀刻液产生水坑效应的较低的吸力。即使是最薄的内层板也不能被抽气单元吸起，且生产精度需得到保证。设计者通过将抽气机的轨道与传送系统中的上层固定辘连接，确保了抽气过程与板面之间距离为最佳值，不管生产的是薄板还是厚板均可被处理。此点意味不管是何种类型的PCB板，均能得到均匀的蚀刻液抽出率。在整个24”X24”大板的表面上，线路板朝上的一面，仅发现有1 micron的铜厚波动。经比较，板朝上部分与朝下部分的蚀刻效果基本一致。

使用真空蚀刻技术生产板的线路质量也非常好。与不同PCB制造商一起进行的详细测试表明新的真空蚀刻技术可生产出更直的导体剖面，这样生产出来的板就可更精确地接近布线的要求。

在真空蚀刻工艺中，反映在抗蚀膜下蚀刻介质对导线侧面攻击量的收缩率及用来描述导线蚀刻深度与侧向蚀刻量的蚀刻因子的值都非常高。

当然，也有一系列基本不受制造商影响的其它因素会影响到实际蚀刻效果。例如，抗蚀剂的厚度，曝光和显影工序的质量、蚀刻基材的铜厚各有很大的影响，总的来说，估计蚀刻工序或蚀刻液的更新频率对蚀刻效果的影响仅占一半。但PILL项目经理Oliver Briel强调“事实证明我们让这50%完全受控”。

如有要求，真空蚀刻线可安装有利环保的再生系统:，根据HUMLEITEC研发的技术，不再使用过氧化氢，使用空气中的氧，即不需另外添加纯氧，重新氧化铜氯化物溶液。在长时间的实际应用中，已证明了采用这种

技术的系统是成功的，而且很快就可收回投资成本。

商业生产中，有两种激光技术可用于激光钻孔。CO2激光波长在远红外线波段内，紫外线激光波长在紫外线波段内。CO2激光广泛应用在印制电路板的工业微通孔制作中，要求微通孔直径大于100μm (Raman , 2001) 。对于这些大孔径孔的制作， CO2激光具有很高的生产力，这是因为CO2激光制作大孔所需的冲孔时间非常短。紫外线激光技术广泛应用在直径小于100μm 的微孔制作中，随着微缩线路图的使用，孔径甚至可小于50μm 。紫外线激光技术在制作直径小于80μm 的孔时产量非常高。因此，为了满足日益增加的微孔生产力的需求，许多制造商已经开始引入双头激光钻孔系统。-以下就是当今市场用双头激光钻孔系统的三种主要类型:

那就是它可以除去经过预先处理的5μm 以下的薄铜箔(lustino ， 2002) 。紫外线激光能够制作非常小的孔，且可以除去所有普通的铜街(3 - 36μm， 1oz ，甚至电镀铜箔)。紫外线激光也可以单独除去电介质材料，软硬结合板加工|PCB/FPC制板只是速度较慢。而且，对于非均匀材料，例如增强玻璃FR -4，效果通常不好。这是因为只有能量密度提高到一定程度，才可以除去玻璃，而这样也会破坏内层的焊盘。由于棍合激光系统包括紫外线激光和CO 2 激光，因此其在两个领域内都能达到最佳，用紫外线激光可以完成所有的铜箔和小孔，用CO 2 激光可以快速地对电介质进行钻孔。图10-14 给出了可编程钻距的双头激光钻孔系统的结构图，两个钻头之间的间距可根据元器件的布局

自行调整，这保证了最大的激光钻孔能力。

http://www.shenzhenpcb.com/

张小姐:qq756304969

邮箱(E-mail):

公司电话(TEL):0755-83983211 0755-83552460 0755-83881800

杨工 13352985160

张小姐 13058188266

深圳盛世时代电子科技有限公司

公司地址(Add): 深圳市福田区福华路京海花园11E

特别声明:

1:资料来源于互联网，版权归属原作者

2:资料内容属于网络意见，与本账号立场无关 3:如有侵权，请告知，立即删除。

转载请注明出处范文大全网 » AD原理图设计系统