上过小学
范文一：组合逻辑电路
项目十一参考资料（1）
11.1 概述
1、数字电路的分类
在数字系统中，根据逻辑功能的不同，数字电路分为组合逻辑电路和时序逻辑电路两大类。
2、概念：若一个数字逻辑电路在某一时刻的输出，仅仅取决于这一时刻的输入状态，而与电路原来的状态无关，则该电路称为组合逻辑电路。 3、组合逻辑电路的结构特点 只能由门电路组成
电路的输入与输出无反馈路径 电路中不包含记忆单元
11.2 组合逻辑电路的分析方法和设计方法
所谓组合逻辑电路的分析就是根据已知的组合逻辑电路，确定其输入与输出之间的逻辑关系，验证和说明该电路逻辑功能的过程。对给定的一个组合逻辑电路，确定其输入与输出之间的逻辑关系，验证和说明该电路逻辑功能的过程。
所谓设计就是根据给定的功能要求，求出实现该功能的最简单的组合逻辑电路。
11.2.1组合逻辑电路的分析方法
1、基本分析方法
逻辑图
逻辑表达式 化简 最简与或表达式 真值表 电路的逻辑功能2 课本[例11.2.1]、[例11.2.2] [例]分析下列电路的逻辑功能
逻辑图：
逻辑表达式：
最简与-或表达式： 真值表：
电路的逻辑功能：电路的输出Y 只与输入A 、B 有关，而与输入C 无关。Y 和A 、B 的逻辑关系为：A 、B 中只要一个为0，Y=1；A 、B 全为1时，Y=0。所以Y 和A 、B 的逻辑关系为与非运算的关系。 可用与非门实现：
6.2.2 组合逻辑电路的设计方法
1、基本设计方法
电路功能描述 穷举法 真值表 最简
与-或表达
式
逻辑变换 逻辑电路图 2、设计举例（1）单输出组合逻辑电路的设计 例11.2.3 ：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。
电路功能描述：真值表（穷举法）：设主裁判为变量A ，副裁判分别为B 和C ；表示成功与否的灯为Y ，根据逻辑要求列出真值表：
逻辑表达式： 最简与-或表达式（用卡诺图化简）：
逻辑变换： 逻辑电路图：
（2）多输出组合逻辑电路的设计
例题见课本[例11.2.4] 设计一个将余三码变换为8421BCD 码的组合逻辑电路。
11.3 编码器
概念：编码是用符号或数字表示特定对象的过程。实现编码操作的电路称为编码器。 11.3.1 二进制编码器
1、何为二进制编码器？能够将各种输入信息编成二进制代码的电路称为二进制编码器。 2、n 位二进制代码只能对2n 个信号进行编码。 3、举例：三位二进制编码器
输入8个互斥的信号输出3位二进制代码 真值表：
逻辑表达式：
逻辑图：
11.3.2 二 - 十进制编码器
概念：二 – 十进制编码器：实现用4位二进制数代码对1位十进制数码进行编码的电路。亦即将0～9十个十进制数转换为二进制代码的电路。简称BCD 编码器。 举例：8421BCD 码编码器
输入10个互斥的数码，输出4位二进制代码 真值表： 逻辑表达式：
逻辑图：
真 值 表
11.3.3 优先编码器
优先编码器： 在多个信息同时输入时，只对输入中优先级别最高的信号进行编码。在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。
优先级别：编码者规定。举例：10线——4线优先编码器（8421 BCD码优先编码器）
真值表（设优先级别从I 9至I 0递降）：
逻辑表达式：
集成10线-4线优先编码器输入端和输出端都是低电平有效，其逻辑符号如下：
逻辑符号 图形符号
11.4 译码器
概念：将每一组输入二进制代码“翻译”成为一个特定的输出信号，用来表示该组代码原来所代表信息的过程称为译码。把代码状态的特定含义翻译出来的过程称为译码。译码是编码的逆过程。实现译码的电路称为译码器。 11.4.1 二进制译码器 1、二进制译码器
它是将输入二进制代码“翻译”成为原来对应信息的组合逻辑电路。
2、它有n 个输入端，2n 个输出端。且对应于输入代码的每一种状态，2n 个输出中只有一个为1（或为0），其余全为0（或为1）。3、二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。4、举例：译码器CT74LS138（中规模集成电路）
A 2、A 1、A 0为二进制译码输入端，Y 7~Y 0 为译码输出端（低电平有效），G 1、G 2A 、G 2B 为选通控制端。当G 1＝1、G 2A +G 2B = 0 时，译码器处于工作状态；当G 1＝0、G 2A +G 2B = 1时，译码器处于禁止状态。
在这里，G 1=STA ，G 2A =ST B ，G 2B =C 。它们被称为使能端
。
上表为CT74LS138的真值表。
输入：自然二进制码；输出：低电平有效。其逻辑图见课本图6.4.1。 5、两片CT74LS138可以组成4线—16线译码器。
工作情况如下：
当E=1时，两个译码器都不工作，输出Y 15~Y 0都为高电平1。 当E=0时，译码器工作：
（1）当A 3=0时，低位片工作。这时输出Y 7~Y 0由输入二进制代码A 2A 1A 0决定。由于高位片的ST A =A3=0而不能工作，输出Y 15~Y 8都为高电平1。
（2）当A 3=1时，低位片的ST B =A3=1不工作，输出Y 7~Y 0都为高电平1。高位片的ST A =A3=1处于工作状态，输出Y 15~Y 8由输入二进制代码A 2A 1A 0决定。
11.4.2 二 – 十进制译码器
1、概念：把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。 或：将输入的4位BCD 码翻译成0～9十个相应输出信号的电路称为二-十进制译码器。
2、它有四个输入端，十个输出端。二-十进制译码器的输入是十进制数的4位二进制编码（BCD 码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。 3、举例：4线-10线译码器CT74LS42（中规模集成电路）
输入：8421BCD 代码；
输出：Y 9~Y 0为低电平有效。（1）真值表（见课本表11.4.2）
由表可见：CT74LS42输入伪码1010～1111时，输出Y 9~Y 0都为高电平1，不会出现低电平0。因此，译码器不会产生错误译码。 （2）逻辑表达式：
（3）逻辑图：
（4）引脚排列图和逻辑功能示意图
11.4.3 数码显示译码器
概念：用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。组成：主要是译码器+驱动器，通常这二者都集成在一块芯片上。
1、七段数字显示器
常见的七段数字显示器有半导体数码显示器（LED ）和液晶显示器（LCD ）等。这种显示器由七段发光的字段组合而成。LED 是利用半导体构成的。而LCD 是利用液晶的特点制成的。由七段发光二极管组成的数码显示器如下：
显示举例（共阴极）：
2、七段显示译码器：4线—7段译码器/驱动器CC14547 （1）真值表(补充见课本表
11.4.3)
（2）逻辑表达式： （3）功能如下：
消隐功能。当BI =0时，输出a ～b 都为低电平0，各字段都熄灭，显示器不显示数字。
数码显示。当BI =1时，译码器工作。当A 3、A 2、A 1、A 0（D 、C 、B 、A ）端输入8421BCD 码时，译码器有关输出端输出高电平1，数码显示器显示与输入代码相对应的数字。 （4）逻辑功能示意图
6.4.4 用译码器实现组合逻辑函数
对于二进制译码器，其输出为输入变量的全部最小项，而且每一个输出函数Y i 为一个最小项。
因为任何一个逻辑函数都可变换为最小项之和的标准式，因此，利用二进制译码器再辅以门电路，可用于实现单输出或多输出的组合逻辑函数。
举例：课本[例11.4.1]、[例11.4.2]
6.5 数据选择器和分配器
6.5.1 数据选择器
概念：从多路输入信号中选择其中一路进行输出的电路称为数据选择器。
或：在地址信号控制下，从多路输入信息中选择其中的某一路信息作为输出的电路称为数据选择器 数据选择器又叫多路选择器，简称MUX 。 一、4选1数据选择器 （1）原理框图：如右图。 D 0 、D 1、D 2、D 3 ：输入数据 A 1 、A 0 ：地址变量
由地址码决定从４路输入中选择哪１路输出。 （2）真值表如下图：
（3）逻辑表达式： （4）逻辑图
（5）集成数据选择器：CC14539
CC14539为CMOS 双4选1数据选择器。其逻辑图如课本图6.5.2所示。真值表见课本表6.5.2所示。 二、8选1数据选择器 1、真值表
2、逻辑功能
（1）ST ＝1时，选择器被禁止，无论地址码是什么，Y 总是等于0 3、集成8选1数据选择器：74LS151 逻辑功能图和引脚排列图如下：
三、用数据选择器实现组合逻辑函数 1、基本原理
数据选择器的主要特点：（1）具有标准与或表达式的形式。 （2）提供了地址变量的全部最小项。
（3）一般情况下，D i 可以当作一个变量处理。
因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入D i 来选择地址变量组成的最小项m i ，可以实现任何所需的组合逻辑函数。
2、基本步骤
逻辑函数（n 个地址变量的数据选择器，不需要增加门电路，最多可实现n ＋1个变量的函数。） 确定数据选择器 求D i 画连线图 举例：用数据选择器实现组合逻辑函数
（1）3个变量，选用4选1数据选择器： 74LS153（2）74LS153有两个地址变量：A 1=A、A 0=B（3）选用不同的方法求D i ： [例题]：
（1）当逻辑函数的变量个数和数据选择器地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。课本[例11.5.1]。
（2）当逻辑函数的变量个数多于数据选择器地址输入变量个数时，应分离出多余的变量，将余下的变量分别有序地加到数据选择器的地址输入端上。课本[例11.5.2]。
11.5.2 数据分配器
在数字系统和计算机中，为了减少传输线，经常采用总线技术，即在同一条线上对多路数据进行接收或传送。用来实现这种逻辑功能的数字电路就是数据选择器和数据分配器。
数据分配器能把一个输入数据有选择地分配给任一个输出通道。分配器通常只有一个数据输入端，而有M 个数据输出端。 如将译码器的使能端作为数据输入端，二进制代码输入端作为地址信号输入端使用时，则译码器便成为一个数据分配器。
如由74LS138构成的1路-8路数据分配器如右图。
应用举例：数据分配器和数据选择器一起构成数据分时传送系统
11.6 加法器和数值比较器
加法器是计算机中不可缺少的组成单元，应用十分广泛。此外，计算机中还要经常对两个数的大小进行比较。因此，加法器和数值比较器是常用的中规模集成电路。 11.6.1 加法器 一、半加器
概念：能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。
或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。 1、半加器真值表 2、输出逻辑函数
3、逻辑图和逻辑符号
二、全加器
概念：能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。
或：不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。
1、 真值表 2、输出逻辑函数 A i 、B i ：加数， C i -1：低 位来的进位，S i ：本位的和， C i ：向高位的进位。
3、全加器的逻辑图和逻辑符号
表达式：
4、用与或非门实现
三、加法器
概念：实现多位二进制数相加的电路称为加法器。 1、串行进位加法器
构成：把n 位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 逻辑电路图：
特点：进位信号是由低位向高位逐级传递的，速度不高。 2、并行进位加法器（超前进位加法器） 4位超前进位加法器递推公式
集成二进制4位超前进位加法器
加法器的级连：
11.6.2 数值比较器
概念：用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 一、1位数值比较器
设A ＞B 时L 1＝1；A B ) 、L 2(A ＞B ) 、和L 3(A ＝B ) 分别表示本级的比较结果。
'=(A '>B ') ，L 2'=(A '
L 31=A 33=(A 3>B 3) ，L 32=3B 3=(A 3
L 33=3B 3+A 33=(A 3=B 3) ，余类推。
逻辑图：
11.7 组合逻辑电路中的竞争冒险
11.7.1 竞争冒险现象及其产生的原因
一、概念
同一个门的输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的舆到达门输入端的时间会有先有后，这种现象称为竞争。
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称过渡干扰脉冲）的现象，称为冒险。
或：在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。
产生竞争冒险的原因：主要是门电路的延迟时间产生的。
11.7.1 冒险现象的识别
在组合逻辑函数中，是否存在冒险现象，可通过逻辑函数来判别。如根据组合逻辑电路写出的输出逻辑函数在一定条件下可简化成下列两种形式时，则该组合逻辑电路存在冒险现象。 判别举例：课本[例6.7.1]、[例6.7.2]。 11.7.2 消除冒险现象的方法 1、加封锁脉冲。 2、加选通脉冲。 3、接入滤波电容。 4、修改逻辑设计。
举例：消除下列电路中的冒险现象。
本章小结
组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。组合电路的分析步骤：逻辑图→写出逻辑表达式→逻辑表达式化简→列出真值表→逻辑功能描述。组合电路的设计步骤：列出真值表→写出逻辑表达式或画出卡诺图→逻辑表达式化简和变换→画出逻辑图。
把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。
数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。
数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。
能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。
在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。
范文二：组合逻辑电路
第4、5章 组合逻辑电路
考 点 透 视
本章主要考核：
1、熟练掌握组合逻辑电路的分析方法;
2、掌握组合逻辑电路的设计方法;
3、理解全加器、译码器、数据选择器、数据比较器概念和功能，并掌握它们的分析与 实现方法；
4、了解组合逻辑电路中的险象。
同 步 跟 踪 强 化 训 练
一、单项选择题
1、 组合逻辑电路的特点是 ( )
A． 含有记忆元件 B. 输出、输入间有反馈通路
C. 电路输出与以前状态有关 D. 全部由门电路构成
2、一块十六选一的数据选择器，其选择输入的个数为 ( )
A. 1 B.2 C．3 D.4
3、下列器件中，属于组合电路的有 ( )
A．计数器和全加器 B.寄存器和比较器
C．全加器和比较器 D.计数器和寄存器
4、当8421BCD码优先编码器74147的输入信号I1 、 I2 、I
5.、函数F?AC?AB?BC、当变量取值为________,不会出现冒险现象。 ( )
A．B=C=1 B. B=C=0 C．A=1，C=0 D. A=B=0
6、已知多输出函数真值表如下表所示.则该电路的最简函数式（门电路数最少）为 (
)
8 、I9 、有效时，输出 ( ) A．1110 B.1101 C. 0111 D.0110
7、两个函数F1= AC?AB和F2=AC?AB?BC就它们是否存在险象的判断,正确的是( )
A.F1和F2都不存在 B.F1存在,F2不存在
C.F1不存在,F2存在 D.F1和F2都存在
8、七段显示译码器框图如图3—1所示,要显示数字“6”,则译码器输出a－g应为 ( )
A. 0110000 B.1100000 C. 1001111 D. 0011110
9、由集电极开路的OC门构成的电路如图3-2所示，图示电路不能完成的逻辑功能是（ ）
A.F?A?B B.F=A?B C.F=AB?AB D.F=AB?AB
10、若干片四位二进制数比较器7485，对于其功能，描述不正确是（ ）
A．只可以比较两个4位二进制数的大小 B．可以比较两个3位二进制数的大小
C．可以比较两个2位二进制数的大小 D．可以比较两个5位二进制数的大小
二、填空题
1．试列举五种常用的集成组合逻辑部件，，
， 。
2．组合逻辑电路的分析，通常是由函数形式入手，通过函数表达式，最终转换成函数的
形式的过程。
3．给64个字符编码，至少需要＿＿＿＿位二进制数。（P58）
4．一位加法器分为 和 两种，n位二进制加法器按进位方式有
和 两种类型。（P76）
5．由于门电路的传输延迟使输入信号变化时，组合电路的输出产生了错误，这种现象称为＿＿＿＿＿。消除这一问题的方法有 、 、 和 。（P90）
6．若一个组合逻辑电路的函数表达式，在某种条件下能简化成 或 的形式，则该电路可能出现险象。
7．设输入变量为A、B、C，判别三个变量中有奇数个1时，函数F=1，否则F=0，实现它的异或表达式为F= 。
8．函数
数表达式为 。
9．n位二进制代码的译码器，必然有 个输出端，且译码器工作时，只有 个呈现有效电平。
10．一位二进制数比较器有两个一位输入A、B，以及三个比较结果输出F1 ,F2 ,F3 。
当A>B(A=1,B=0)时，F1=1；
当A=B（A=B=0或A=B=1）时，F2=1；
当A
则可列出比较器的最简逻辑表达式：
F1=
F2=，
F3=。
，在只有原变量输入条件下，用与门和异或门实现它，则其函
三、分析设计题
3.试用与非门设计一个三输入变量的多数表决电路，当A、B、C中有两个或两个以上为“1”时，输出F为“1”，否则输出为“0”。
4、用红、黄、绿三个指示灯表示三台设备的工作状况：绿灯亮表示设备全部正常，黄灯亮表示有一台设备不正常，红灯亮表示有两台设备不正常，红、黄灯都亮表示三台设备都不正常。试列出控制电路的真值表，并选用合适的门电路加以实现。
5、用3-8译码器（74138）加少量与非门实现下列函数：
（1）F=AB?BC?AC （2）F=AC?CB?ABC?AC
6.用74151数据选择器实现下列函数：
（1）F(A,B,C)=∑m（2,3,4,7）
（2）F(A,B,C)=∑m(1,2,3,5,7)
（3）F(A,B,C,D)= ∑m(0,5,8,9,10,11,14,15)
3）F=（A,B,C）=∑m(2,3,4,5,7) （
范文三：组合逻辑电路
组合逻辑电路
一．实验目的
1. 加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。 2. 熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3. 掌握组合集成电路元件的功能检查方法。
4. 掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。
二、主要仪器设备
74LS00（与非门）74LS55（与或非门）74LS11（与门）导线电源数电综合实验箱
三、实验内容和原理及结果 (一) 一位全加器
1.1 实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全
加和与向高位的进位。
1.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路，并进行功能测试。 1.3 设计过程：首先列出真值表，画卡诺图，然后写出全加器的逻辑函数，函数如下：
Si = Ai ⊕Bi ⊕Ci -1 ；Ci = Ai Bi +(Ai⊕Bi)C
i -1
异或门可通过Ai ⊕Bi =A B +AB , 即一个与非门；
（74LS00），一个与或非门（74LS55）来实现。
Ci = Ai Bi +(Ai⊕Bi)C 再取非，即一个非门（
i -1
=Ai Bi +(Ai⊕Bi)C
i -1
，通过一个与或非门Ai Bi +(Ai⊕Bi)C
i -1
，
用与非门）实现。
1.4 仿真与实验电路图：仿真与实验电路图如图 1 所示。
1
实验名称：组合逻辑实验姓名：学号：
(二)
奇偶位判断器
2.1 实验原理：数码奇偶位判断电路是用来判别一组代码中含 1 的位数是奇数还是偶数的一种组合电路。 2.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计四位数奇偶位判断电路，并进行功能测试。 2.3 设计过程：首先列出真值表，画卡诺图，然后写出电路的逻辑函数，即Z=A⊕B ⊕C ⊕D ，当代码中
含1的位数为奇时，输出为1，二极管发光。然后根据所提供的元件（两个 74LS00与非门、三个 74LS55与或非门），对该逻辑函数进行转化，使得能在现有元件的基础上实现该逻辑函数。Z=((A⊕B) ⊕(C⊕D)), 可用设计三个异或门来实现，即两个 74LS00与非门（实际用到了6个独立的与非门）、三个 74LS55与或非门来实现。
2.4 仿真与实验电路图：仿真与实验电路图如图 2 所示。
图2
2
实验名称：组合逻辑实验姓名： 学号：
(三)
数据选择器
3.1 实验原理：设计一个2选1数据选择器。2个数据输入端和1个输出端Y 和1个选择输入端A 。设A 取值分别0、1时，分别选择数据D1、D0输出。
3.2 实验内容：用 74LS00与非门设计数据选择器，并进行功能测试。 3.3 设计过程：输出的逻辑表达式为
Y =AD
+A D 1=AD
?A D 1，使用4个与非门即一块
74LS 00芯片即可。
3.4 仿真与实验电路图：仿真与实验电路图如图3所示。
3.5
图3
(四)
密码锁
4.1 实验原理：设计一个密码锁。密码锁上有三个按钮A 、B 、C 。要求当三个按钮同时按下，或 A 、B 两
个同时按下且C 不按下，或A 、B 中任一个单独按下且C 不按下时，锁就能打开（L ＝1）；而当按键不符合上述组合状态时，将使报警灯亮（E ＝1）。 输出逻辑表达式L =AB +B C +A C =AB B C A C ，E=!L使用四片与非门和一个与门来实现。 4.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计代码转换电路电路，并进行功能测试。
4.3仿真与实验电路图：仿真与实验电路图如图4所示。
3
实验名称：组合逻辑实验姓名：学号：
图
4
4.5
以下为只仿真但没操作的实验
第七题：四舍五入电路，用于判别8421码表示的十进制数是否大于等于5。设输入变量为ABCD ，输出函
数为L ，当ABCD 表示的十进制数大于等于5时，输出L 为1，否则L 为0。
输出逻辑表达式为L =A B +A C D ，实验原理图
第四题：设计一个报警电路。某一机械装置有四个传感器A 、B 、C 、D ，如果传感器A 的输出为1，且B 、
C 、D 三个中至少有两个输出也为1，整个装置处于正常工作状态，否则装置工作异常，报警灯L 亮，即输出L ＝1
输出逻辑表达式为L =ABD +ABC +ACD =ABD +ABC +ACD ，即使用二片与或非门来实现。原理图：
4
实验名称：组合逻辑实验姓名： 学号：
第六题:设计一个判别电路:有两组代码
A 2A 1A 0
和
B 2B 1B 0
，判别两码组是否相等。如果相等则输出1信号；
否则，输出0信号。
A2与B2进行同或比较，同样对A1、B1和A0、B0进行同或，最后把结果求余。 Y=(A 2?B 2)(A 1?B 1)(A 0?B 0), 其中?表示同或
第十题：设计一个组合逻辑电路，要求有三个输入A2A1A0, 二个输出Y1Y0表示一个二进制数，其值等于
输入“1”的数目。例如A2A1A0=110时，Y1Y0=10。
Y1=A0A1+A1A2+A2A0=A0A1?A1A2?A2A0;
，实验原理图：
Y0=A0?A1?A2, ?代表同或，可通过两片与或非门实现
。
实验原理图：
5
实验名称：组合逻辑实验姓名：学号：
第十三题路灯控制电路设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三
个不同地方的三个开关都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。
Y =((B ⊕C ) D +(B ⊕C ) D ) A =((B ⊕C ) D +(B ⊕C ) D ) A , 即通过2个与或非门，3个
与非门得到
四、实验总结与收获
第一次做数电实验，总体感觉工作量很大。
1 前期用multisin 仿真，关键是准确、简洁的写出输出的逻辑表达式，用最少的门电路实现功能，多做几个典型例题后，其他题的化简就不用一步步从真值表入手，容易凭经验写出。
2 接线十分繁杂，可能连了好多，一个环节出了问题，便陷入困境，得重新来过，所以不要紧张，要小心确保导线与实验电路板接触良好，不要在一个插孔上连三个以上电线。发生错误时要从后往前找问题，仔细分析，可能是芯片管脚没插对位置，也可能是接触不良。 3第一次做时间上也没把握好，会抽空去实验室做未操作的例题。
6
范文四：组合逻辑电路
PLC编程练习题
模块二：组合逻辑电路
习题1：基本组合逻辑电路
【1-1】用两个开关控制一盏灯，当两个开关当中任意一个闭合时灯亮，否则灯不亮。
【1-2】用两个开关控制一盏灯，当两个开关同时闭合时灯亮，否则灯不亮。
【1-3】用1个开关控制一盏灯，当开关断开时灯亮，否则灯不亮。 习题2：用两个开关控制一盏灯
【2-1】用两个开关控制一盏灯，当两个开关同时闭合时灯亮，否则灯不亮。
【2-2】用两个开关控制一盏灯，当两个开关不是同时闭合时灯亮，否则灯不亮。
习题3：多选一电路
用四个开关控制一盏灯，当有任意三个及以上开关闭合时灯亮，否则灯不亮。 习题4.用四个开关控制四盏灯
用四个开关每个开关分别控制一盏灯，当只有一个开关动作时对应的灯亮，当两个及以上个开关动作时，灯不亮。
习题5：用四个开关控制一盏灯
用四个开关控制一盏灯，当其中任意两个开关闭合时灯亮，否则灯不亮。 习题6：代码转换电路
设计一个代码转换电路，输入10个按钮，分别代表0～9十个数字，经转换后，要求输出用四个指示来表示对应数字的BCD码。
习题7：代码转换电路
设计一个代码转换电路，输入4个按钮代表四位BCD码，经转换后，要求输出用十个指示来表示对应0～9十个数字。
习题8：医院病室呼叫控制电路
某医院有一、二、三、四号病室4间，每室充有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的按钮按下时，无论其他病室的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下而二号病室的按钮按下时，无论三、四号病室的铵钮是否按下，只有二号灯
亮。当一、二号病室的按钮都没有按下而三号病室的按钮按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下而按下四号病室的按钮时，四号灯才亮。设计能满足上述功能要求的PLC控制电路。（优先控制）
习题9：水箱水位控制电路
有一水箱由大、小两台水泵ML和MS供水，水箱中设置了3个水位检测元件A、
B、C。水面低于检测元件时，检测元件
给出高电平；水面高于检测元件时，检
测元件给出低电平。现要求当水位超过
C点时水泵停止工作；水位低于C点而
高于B点时MS单独工作；水位低于B
点而高于A点时ML单独工作；水位低
于A点时ML和MS同时工作。
习题2：用一个按钮控制三盏灯：
用一个按钮控制三盏灯，以达到控制灯的亮度。每按一次按钮增加一盏灯亮，三盏灯全亮后，每按一次按钮，灭一盏灯（为了使每盏灯亮的时间尽量相等，要求先亮的灯先灭），如果按下按钮的时间超过2S，则灯全灭。
范文五：组合逻辑电路
组合逻辑电路
内容提要
本章在简单说明组合逻辑电路的特点、功能表示方法和分类之后,重点讲解组合逻辑电 路的基本分析和设计方法及若干典型电路,最后粗略介绍组合逻辑电路中的竞争冒险问题。 概述
3.4数据选择器和分配器
3.5用中规模集成电路实现组合逻辑函数
概述
一、组合逻辑电路的特点
(一) 逻辑功能特点
任何时刻电路的稳定输出, 仅仅只决定于该时刻各个输入变量的取值, 人们把这样 的逻辑电路叫做组合逻辑电路,简称为组合电路。
(二)电路结构特点
组合电路是由常用门电路组合而成的,其中既无从输出到输入的反馈连接,也不 包含可以存储信号的记忆元件。
二、组合电路逻辑功能表示方法
表示逻辑函数的几种方法:真值表、卡诺图、逻辑表达式、时间图。
三、组合电路分类
(一) 按照逻辑功能特点不同划分:加法器、比较器、编码器、数据选择器和分配器
(二) 按照使用基本开关元件不同分成:CMOS 、 TTL 等类型;
按照集成度不同可分成:SSI 、 MSI 、 LSI 、 VLSI 等。
3. 1 组合电路的基本分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
由给定组合电路的逻辑图出发, 分析其逻辑功能所要遵循的基本步骤, 称为组合逻辑电 路的分析方法。
一、 分析方法
(一) 根据给定的逻辑图写出输出函数的逻辑表达式;
(二) 进行化简,求出输出函数的最简 与或 表达式;
(三) 列出输出函数的真值表;
所谓真值表, 是在表的左半部分列出函数中所有自变量的各种组合, 右半部分列 出对应于每一种自变量组合的输出函数的状态。
(四) 说明给定电路的基本功能。
二、分析举例 例 3.1分析图 3.1所示电路的逻辑功能。
图 3.1 例 3.1的逻辑电路图 表 3.1 真值表
解 (1) 写出该电路输出函数的逻辑表达式。
(2) 列出函数的真值表,如表 3.1所示。
(3) 可见该电路是判断三个变量是否一致的电路。
例 3.2分析图 3.2所示电路的逻辑功能。
图 3.2 3-8译码器逻辑电路图
解 该电路有八个输出端 Y 0~Y 7, 当 E 1=1、 E 2 = E3=0不成立时, 与 门输出低电平 0, 封锁了输出端八个与非门, 电路不能工作; 当 E 1=1、 E 2= E 3= 0成立时, 上述封锁作用消失, 输出端的状态随输入信号 A 2、 A 1、 A 0的变化而变化, 电路工作。 E 1、 E 2 、 E 3三个输入端可以使电路工作或者不工作, 故称它们为使能端。
当 A 2A 1A 0=101时, A 1的低电平使 Y 2、 Y3、 Y 6 、 Y 7 输出高电 平, A 0的高电平进一步使 Y0、 Y 4 输出高电平, A 2的高电平进一步使 Y 1输出高电平。这 样,只有 Y 5输出低电平。 因而得到 Y 5的逻辑表达式为
用同样的方法,可以写出所有输出端的逻辑表达式如下:
根据上述表达式可列出如表 3.2所示的真值表。
依据上述分析,可以看出,对应于 A 2、 A 1、 A 0八种组合中的每一种组合,八个输出端
中只有对应的一个端子输出 0,其它输出端都输出 1。这就是这个电路能完成的逻辑功能。 这个电路是我们将要讲到的译码器中的集成译码器 74LS138的内部电路。
3. 1. 2 组合电路的基本设计方法
一、设计方法
组合逻辑电路的设计, 一般分下述几个步骤:
(一)进行逻辑抽象
1. 分析实际要求,确定输入、输出信号及它们之间的因果关系;
2. 设定变量;状态赋值,即用 0和 1表示信号的有关状态
表 3。 2
3. 真值表。
(二) 进行化简
1. 用卡诺图法化简;
2. 用公式法化简。
(三) 画逻辑图
1. 变换最简 与或 表达式,求出所需要的最简式;
2. 根据最简式画出逻辑图。
二、设计举例
例 3。 3交叉路口的交通管制灯有三个,分红、黄、绿三色。正常工作时,应该只有 一盏灯亮,其它情况均属电路故障。试设计故障报警电路。
解 设灯亮用 1表示,灯灭用 0表示;
报警状态用 1表示,正常工作用 0表示。
红、黄、绿三灯分别用 R 、 Y 、 G 表示,
电路输出用 Z 表示。列出真值表如
表 3。 3所示。
作出卡诺图
图 3.3 报警电路卡诺图
可得到电路的逻辑表达式为
若限定电路用与非门作成, 则逻辑函数 式可改写成
据此表达式作出的电路如图 3.4所示。
图 3.4 电路逻辑图 3. 2 加法器和数值比较器
3. 2. 1 加法器
进行二进制加法时,除本位的两个加数 A n 、 B n 相加外,还要加上低位的进位 C n-1。这
种加上低位进位的加法叫全加, 能实现这种功能的电路叫全加器。 全加器的输出有本位 S n 和向高位的进位 C n 。全加器的真值表如表 3.6所示。
表 3.6全加器真值表
输 入 输 出
对上面两式可作如下转换 :
根据真值表, 可写出全加器输出 S n 和 C n 的表达式如下
用异或门等门电路组成的全加器及其逻辑符号如 图 3.18所示。
图 3.18全加器逻辑电路
(a) 电路; (b) 逻辑符号
3. 2. 2 数值比较器
数值比较器是对两个位数相同的二进制数进行比较以判定其大小的逻辑电路。 图 3.16 为集成比较器 74LS85的逻辑符号, 表 3.5是其功能表。
图 3.16 74LS85逻辑符号
表 3.5 74LS85功能表
图 3.17是用 74LS85组成的八位二进制数比较器的连接图。图中,低位片的 A i >Bi 和 A i <>
接地, A i =Bi 接高电平,是因为低位前面没有更低位。这样接,低位的比较结果就只决定于 低四位进行比较的数据。
图 3.17 74LS85组成的八位二进制数比较器
3. 3 编码器和译码器
3. 3. 1 编码器
所谓编码,就是用二进制码来表示给定的数字、字符或信息。一位二进制码有 0、 1两 种状态, n 位二进制码有 2n 种不同的组合。用不同的组合来表示不同的信息,就是二进制编 码。我们以 8421BCD 码编码器为例,说明一般编码器的功能。
在这种编码器的输入端输入一个一位十进制数, 通过内部编码, 输出四位 8421BCD 二进 制代码,每组代码与相应的十进制数对应
下面介绍集成 8421BCD 码编码器 C304。图 3.5是其内部电路,图中 1~9为对应于 数字 1~9的按键输入端。某一键按下,该输入端就向电路输入高电平。 A 、 B 、 C 、 D 是 编码输出端, D 是最高位。当按下数字 3的键
时, DCBA=0011,这可以通过分析电路得到。图 3.6是这种集成电路的一个实用电路。
在 C304中, 数字 0是隐含输入的。 当输入端 1~9均为 0时, 电路输出即是 0的编码。
在图 3.6所示的实用电路中, 数字 1~9的输入键接入 C304的相应输入端, 0号键接空端 (开路脚 )NC 。 由于按 0号键和不按任何键, BCD 码输出都是 0000, 为了区别这种情况, 电 路中用了三个或门,形成群信号 G s 。当按动 0~9这 10个键中的任一键时, G s =1;不按键 时, G s =0。 这样, 接收电路就可依此判定输出端的四个 0是表示输入了数字 0还是没有按键。 有些计算机键盘的数字输入逻辑电路就用的是 C304。
图 3.5 C304内部电路图 3.6 C304实用电路
3. 3. 2 译码器
译码是编码的逆过程。 译码器将输入的二进制代码转换成与代码对应的信号。 若译码器 输入的是 n 位二进制代码, 则其输出端子数 N ≤ 2n 。 N=2n 称为完全译码, N<2n 称为部分译码。="" 一、二进制译码器="">
在 3.1.1中提到的 74LS138,就是用三位二进制码输入,具有八个输出端子的完全译码 器。 它的三个输入端的每一种二进制码组合, 代表某系统的八种状态之一。 当八种状态的某 一种状态存在而向 74LS138三个输入端输入对应于该状态的二进制码时,八个输出端中对 应于这个状态的输出端输出低电平,其它输出端输出高电平。 它的真值表如图 3。 7所示
二、二 --十进制译码器
8421BCD 码译码器
这种译码器的输入端子有四个,分别输入 四位 8421BCD 二进制代码的各位, 输出端 子有 10个。 每当输入一组 8421BCD 码时,
输出端的 10个端子中对应于该二进制数所表
示的十进制数的端子就输出高 /低电平, 而其
它端子保持原来的低 /高电平。
74LS42是 8421BCD 码译码器, 其逻辑符号
如图 10.8所示。
三、 显示译码器
如果 BCD 译码器的输出能驱动显示器件发光,将译码器中的十进 制数显示出来,这种译码器就是显示译码器。显示译码器有好多种, 下面以控制发光二极管显示的译码电路为例,讨论显示译码器的工作 过程。
图 3.9所示为由发光二极管组成的七段显示器字型图及其接法。 a ~g 七段是七个发光二 极管, 有共阴极和共阳极两种接法。 共阴极接法时,哪个管子的阳极接收到高电平,哪个管 子发光; 共阳极接法时, 哪个管子阴极接收到低电平, 哪个管子发光。 例如, 对共阴极接法, 当 a ~g=1011011时,显示数字 “5” 。
图 3.9发光二极管组成的七段显示器及其接法
(a) 外形; (b) 共阳极接法; (c) 共阴极接法
74LS48是控制七段显示器显示
的集成译码电路之一,其引线
排列图如图 3.10所示。 A 、
B 、 C 、 D 为 BCD 码输入端,
A 为最高位 , Ya ~Y g 为输出端,
分别驱动七段显示器的 a ~g 输
入端,高电平触发显示,可驱
动共阴极发光二极管组成的七段
显示器显示。其它端为使能端。
74LS48的功能表如表 10.4所示。
分析功能表与七段显示器的关系可知, 图 3.10 74LS48引线排列图
只有输入的二进制码是 8421BCD 码时,才能显示 0~9的十进制数字。 当输入的四位 码不在 8421BCD 码内,显示的字型就不是十进制数。
表 3.4 74LS48功能表
74LS48的使能端的功能如下:
(1)消隐输入 BI ‘ /RBO’ 。 当 BI ‘ =0时, 不论其它各使能端和输入端处于何种状态, Y a ~ Y g 均输出低电平, 显示器的七个字段全熄灭。这个端子是个双功能端子, 既可作输入 端子, 也可作输出端子。 作输入端子用时, 它是消隐输入 BI ’; 作输出端子用时, 它是灭零输出 RBO ‘。
(2) 灭零输出 BI ‘ /RBO‘。 RBO ’为灭零输出。当 RBI ‘ =0,输入 ABCD=0000时, RBO ’ =0, 利用该灭零输出信号可将多位显示中的无用零熄灭。
3. 4 数据选择器和分配器
3. 4. 1 数据选择器
根据地址码从多路数据中选择一
路输出的器件,叫数据选择器。利用
数据选择器,可将并行输入的数据转换
成串行数据输出。图 3.11所示为集成
八选一数据选择器 74LS251的逻辑符号。
图 3.11 74LS251逻辑符号
3. 4. 2 数据分配器
数据分配器有一个输入端,多个输出端。由地址码对输出端进行选通,将
一路输入数据分配到多路接收设备中的某一路。 图 3.14所示为 8路数据分配器
逻辑符号。当地址码 A 2A 1A 0=011时, Y 3=D,余类推。
分配器也能多级连接, 实现多路多级分配。 图 3.15中五个四选一分配器构成 16路分配 器。五个分配器用同样的地址码 A 1、 A 0,请读者分析电路工作过程。
图 3.15分配器的输出扩展
3. 5 用中规模集成电路实现组合逻辑函数
3. 5. 1 用数据选择器实现组合逻辑函数
一、基本步骤
1.确定应该选用的数据选择器
2.写逻辑表达式
3.求选择器输入变量的表达式
4.画连线图
二、应用举例
例 3.4 利用四选一数据选择器实现逻辑功能
解 四选一数据选择器的逻辑符号如图 3.13所示。
A 1、 A 0为地址码, D 0~D 3为数据输入端, Y 为输出。
若将逻辑变量 A 、 B 作为地址码 A 1、 A 0,那么输出函数就为
要实现本题所要求的逻辑功能,须使
这样,只要 图 3.13 四选一数据选择器逻辑符 号
D 0=0 , D 1=C, D 2=C, D 3=1即可
3. 5. 2 用二进制译码器实现组合逻辑函数
一、基本原理
二进制译码器把输入变量的所有状态都翻译出来送到输出端, 它的每一个输出信号 都对应一种输入代码状态, 也就是输入变量的一个最小项。 因此, 二进制译码器的输出 端提供了输入变量的全部最小项。 而人很组合逻辑函数读可以表示成为最小项之和的标 准形式,故利用二进制译码器和与非门可实现任何组合逻辑函数。
二、基本步骤
1. 选择集成二进制译码器
2. 写出函数的标准与非 ---与非表达式
3. 确认译码器和与非门输入信号的表达式
4. 画连线图
3. 7 组合电路中的竞争冒险
3. 7. 1 竞争冒险的概念及其产生原因
(一)概念及其产生原因
在组合逻辑电路中, 若某个变量通过两条以上途径到达输出端, 由于各条途径的传输延 迟时间不同, 故同一个变量沿不同途径到达输出端的时间就有先有后, 这一现象称为 竞争。 经多途径向输出端传递的变量称为有竞争能力的变量。 组合逻辑电路中某一具有竞争能力的 变量变化时, 如果输出端的状态在短暂时间里偏离应有状态进入另一状态, 后又退回应有状 态,这种现象叫做冒险。
如图 3.19 (a)当 A 处于稳态时,不论 A 取何值, F 恒为 1。
图 3.19 具有竞争能力的电路实例
(三) 冒险现象的判断
上面举出的两个具有冒险现象的电路虽然只是两个实例,但具有普遍意义。一般地说, 只要两个互补的变量送入同一门电路,就有可能出现冒险现象。
判断电路是否发生冒险的办法较多,常用的方法有代数法和卡诺图法。
1. 代数法
依据电路,写出逻辑函数式。先找出具有竞争能力的变量,然后使其它变量取各种可能 的组合值,判断是否有 A+和 A 状态发生而产生冒险现象。
例 3.5 判断逻辑函数 F=AB+B‘ C+AC‘的电路是否会发生冒险现象。
解 由于 B 和 C 在函数式中以互补状态出现, 因此具有竞争能力。 先判断变量 B 是否会 产生冒险。令 A 、 C 两变量取各种可能值的组合,算出对应的 F 。容易得到,在 AC 取 00、 01和 11时,输出 F 的值是定值, AC=11时, F=B+B‘,所以有冒险现象。
用同样的办法可以得到, AB=10时, F=C+C‘,变量 C 也会产生冒险现象。
例 3.6 判断逻辑函数为 F=(A+B)(B‘ +C)(A‘ +C)的电路是否会发生冒险现象。
解 A 、 B 两变量可能产生冒险现象。代入变量 B 和 C 的各种组合值计算 F , 当 B=C=0时, F=A A‘,所以变量 A 能产生冒险。
当 A=C=0时, F=BB‘,所以变量 B 能产生冒险。
2. 卡诺图法
用卡诺图法判断冒险现象直观、方便。当卡诺图中圈出的相邻方
格组相切时,则有冒险现象发生。但方格组的圈法与用卡诺图化简时有
区别。
图 10.20 判断冒险卡诺图实例
3. 7. 2 消除竞争冒险的方法
冒险现象能使电路产生误动作。防止发生冒险现象的常用方法如下。
1. 修改逻辑设计, 增加多余项
2. 增加选通电路
3. 加接滤波电容
图 10.21 加选通电路消除
时序逻辑电路的特点及分析方法
--------------------------------------------------------------------------------
-
时序逻辑电路的特点及分析方法
时序逻辑电路的特点
在组合逻辑电路中, 任一时刻的输出信号仅仅取决于该时刻的输入信号, 而与电路原来 的输出状态无关, 这也是组合逻辑电路在逻辑功能上的共同特点。 本章将要介绍另一种类型 的逻辑电路, 其功能特点是任一时刻的输出信号不仅取决于当时的输入信号, 而且还取决于 电路原来的状态,也即与以前的输入有关,具有这种功能特点的电路叫做时序逻辑电路。 时序逻辑电路简称时序电路, 其结构特点是由存储电路和组合电路两部分组成, 或通俗 地说由触发器和门电路组成,如图 5.1.1所示。时序电路的状态是由存储电路来记忆的,因 而在时序逻辑电路中, 触发器是必不可少的, 而组合逻辑电路在有些时序电路中则可以没有。
图 5.1.1 时序逻辑电路的结构框图
根据电路状态转换情况的不同, 时序电路又分为同步时序逻辑电路和异步时序逻辑电路 两大类。在同步时序电路中,所有触发器的时钟输入端 CP 都连在一起,在外加的时钟脉冲 CP 作用下,凡是具备翻转条件的触发器在同一时刻改变状态。也就是说,触发器的状态更 新与外加时钟脉冲 CP 的有效触发沿是同步的。而在异步时序逻辑电路中,外加时钟脉冲 CP 只触发部分触发器,其余触发器则是由电路内部信号触发的,因此,凡具备翻转条件的 触发器状态的翻转有先有后,并不都和时钟脉冲 CP 的有效触发沿相同步。
二 , 时序逻辑电路的分析方法
分析一个时序电路, 就是要找出给定时序电路的逻辑功能。 具体地说, 就是要求找出电 路的状态和输出状态 (一般指进位输出、 借位输出等) 在输入变量和时钟信号作用下的变化 规律。
在同步时序逻辑电路中,由于所有触发器都由同一个时钟信号 CP 来触发,它只控制触发器 的翻转时刻, 而对触发器翻转到何种状态并无影响。 所以在分析同步时序逻辑电路时, 可以 不考虑时钟条件。
基本分析步骤:
1. 写出方程式
输出方程:时序逻辑电路的输出表达式。
驱动方程 (又称激励方程 ) 根据给定的电路,分别写出各触发器输入端的逻辑表达式。如 JK 触发器 J 和 K 输入端的逻辑表达式, D 触发器 D 输入端的逻辑表达式,它通常为各触发器 现态及输入变量的函数。
2. 求出状态方程式
将驱动方程代入相应触发器的特性方程, 便可求出该触发器的次态方程, 时序逻辑电路的状 态方程由各触发器的次态方程组成。
3. 列出状态转换真值表
将电路现态的各种取值代入状态方程和输出方程中进行计算, 按列求出各触发器的次态和输 出, 从而列出状态转换真值表。 在没有给出现态的起始值时, 一般按二进制自然序从小到大 列出所有可能的现态,时序逻辑电路的输出状态,由电路的现态来决定。
4. 画出状态转换图和时序图
状态转换图是指电路由各现态转换到相应次态的示意图。 它反映了时序逻辑电路状态转换的 规律。电路的时序图是在时钟脉冲 CP 作用下,各触发器状态变化的波形图,它形象地表达 了输入信号、输出信号、电路状态等的取值在时间上的对应关系。
5. 逻辑功能说明
根据状态转换图(当然也可根据状态转换表)来说明电路的逻辑功能。
三、 时序逻辑电路的分析实例
[例 5.1.1]试分析图 5.1.2所示电路的逻辑功能。
图 5.1.2 待分析时序逻辑电路
解:(1)写出方程式
请注意在写状态方程时,变量前后次序一般按输入变量、各触发器现态从高位到低位排列, 以便于下一步列写状态转换表。
(3)进行状态计算,列出状态转换表
图 5.1.3 状态转换图
(4)画出状态转换图,如图 5.1.3所示,其中 X 、 C0用 X/C0表示。斜线上方表示输入 X 的值,下方表示输出 C0的值。
状态转换图 5.1.3表明,图 5.1.2所示电路是一个可控的同步三进制计数器,其中 X 是控制 输入端。当 X=0时,计数器停止计数,保持现状态不变;当 X=1时,计数器成为三进制递 增计数器,计数顺序是
而“ 11”状态是无效状态,电路若处于“ 11”状态,则在 CP 脉冲作用下可以进入有效状态 “ 00” 。因此,图 5.1.2计数器可以自启动。
[例 5.1.2]试分析图 5.1.4所示电路的逻辑功能并画出时序图。
图 5.1.4[例 5.1.2]待分析时序逻辑电路
解:分析步骤如下:
图 5.1.5 [例 5.1.2]的状态转换图
可见,其中 000、 001、 010、 011、 100、 101六个状态是有效状态,图 5.1.4电路在输入第 6个计数脉冲 CP 后,返回到起始的 000状态。同时输出端 Y 输出一个进位脉冲。而 110和 111是两个无效状态,若由于干扰或某种原因使电路处于无效状态,最多经过两个 CP 后能 进入有效状态 010。因此,图 5.1.4所示电路为同步六制递增计数器,具有自启动能力。
(5)画出时序图如图 5.1.6所示(据六个有效状态依次画出)
图 5.1.6 [例 5.1.2]所示电路的时序图
本文来自 : DZ3W.COM 原文网址:http://www.dz3w.com/info/digital/0080814.html
